include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #ifndef CONFIG_SYS_SPL_MALLOC_SIZE
  21 #define CONFIG_SYS_SPL_MALLOC_SIZE      0x10000
  22 #endif
  23 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  24                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  25 #define CONFIG_SYS_SPL_MALLOC_START     (CONFIG_SYS_INIT_RAM_ADDR + \
  26                                          CONFIG_SYS_INIT_RAM_SIZE)
  27 #endif
  28
  29 /*
  30  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  31  * SRAM as bootcounter storage. Make sure to not put the stack directly
  32  * at this address to not overwrite the bootcounter by checking, if the
  33  * bootcounter address is located in the internal SRAM.
  34  */
  35 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  36      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  37                                    CONFIG_SYS_INIT_RAM_SIZE)))
  38 #endif
  39
  40 /*
  41  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  42  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  43  * in U-Boot pre-reloc is higher than in SPL.
  44  */
  45
  46 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  47
  48 /*
  49  * U-Boot general configurations
  50  */
  51                                                 /* Print buffer size */
  52
  53 /*
  54  * Cache
  55  */
  56 #define CONFIG_SYS_L2_PL310
  57 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  58
  59 /*
  60  * Ethernet on SoC (EMAC)
  61  */
  62 #ifdef CONFIG_CMD_NET
  63 #define CONFIG_DW_ALTDESCRIPTOR
  64 #endif
  65
  66 /*
  67  * FPGA Driver
  68  */
  69 #ifdef CONFIG_CMD_FPGA
  70 #define CONFIG_FPGA_COUNT               1
  71 #endif
  72
  73 /*
  74  * L4 OSC1 Timer 0
  75  */
  76 #ifndef CONFIG_TIMER
  77 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  78 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  79 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  80 #ifndef CONFIG_SYS_TIMER_RATE
  81 #define CONFIG_SYS_TIMER_RATE           25000000
  82 #endif
  83 #endif
  84
  85 /*
  86  * L4 Watchdog
  87  */
  88 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
  89 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  90
  91 /*
  92  * MMC Driver
  93  */
  94 #ifdef CONFIG_CMD_MMC
  95 /* FIXME */
  96 /* using smaller max blk cnt to avoid flooding the limited stack we have */
  97 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
  98 #endif
  99
 100 /*
 101  * NAND Support
 102  */
 103 #ifdef CONFIG_NAND_DENALI
 104 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 105 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 106 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 107 #endif
 108
 109 /*
 110  * USB
 111  */
 112
 113 /*
 114  * USB Gadget (DFU, UMS)
 115  */
 116 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 117 #define DFU_DEFAULT_POLL_TIMEOUT        300
 118
 119 /* USB IDs */
 120 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 121 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 122 #endif
 123
 124 /*
 125  * U-Boot environment
 126  */
 127
 128 /* Environment for SDMMC boot */
 129
 130 /* Environment for QSPI boot */
 131
 132 /*
 133  * SPL
 134  *
 135  * SRAM Memory layout for gen 5:
 136  *
 137  * 0xFFFF_0000 ...... Start of SRAM
 138  * 0xFFFF_xxxx ...... Top of stack (grows down)
 139  * 0xFFFF_yyyy ...... Global Data
 140  * 0xFFFF_zzzz ...... Malloc area
 141  * 0xFFFF_FFFF ...... End of SRAM
 142  *
 143  * SRAM Memory layout for Arria 10:
 144  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 145  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 146  * 0xFFEy_yyyy ...... Global Data
 147  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 148  * 0xFFE3_FFFF ...... End of SRAM (top)
 149  */
 150
 151 /* SPL QSPI boot support */
 152
 153 /* SPL NAND boot support */
 154
 155 /* Extra Environment */
 156 #ifndef CONFIG_SPL_BUILD
 157
 158 #ifdef CONFIG_CMD_DHCP
 159 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 160 #else
 161 #define BOOT_TARGET_DEVICES_DHCP(func)
 162 #endif
 163
 164 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 165 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 166 #else
 167 #define BOOT_TARGET_DEVICES_PXE(func)
 168 #endif
 169
 170 #ifdef CONFIG_CMD_MMC
 171 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 172 #else
 173 #define BOOT_TARGET_DEVICES_MMC(func)
 174 #endif
 175
 176 #define BOOT_TARGET_DEVICES(func) \
 177         BOOT_TARGET_DEVICES_MMC(func) \
 178         BOOT_TARGET_DEVICES_PXE(func) \
 179         BOOT_TARGET_DEVICES_DHCP(func)
 180
 181 #include <config_distro_bootcmd.h>
 182
 183 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 184 #define CONFIG_EXTRA_ENV_SETTINGS \
 185         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 186         "bootm_size=0xa000000\0" \
 187         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 188         "fdt_addr_r=0x02000000\0" \
 189         "scriptaddr=0x02100000\0" \
 190         "pxefile_addr_r=0x02200000\0" \
 191         "ramdisk_addr_r=0x02300000\0" \
 192         "socfpga_legacy_reset_compat=1\0" \
 193         BOOTENV
 194
 195 #endif
 196 #endif
 197
 198 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */