include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * High level configuration
  12  */
  13 #define CONFIG_CLOCKS
  14
  15 #define CONFIG_TIMESTAMP                /* Print image info with timestamp */
  16
  17 /*
  18  * Memory configurations
  19  */
  20 #define PHYS_SDRAM_1                    0x0
  21 #define CONFIG_SYS_MALLOC_LEN           (64 * 1024 * 1024)
  22 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  23 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  24 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  25 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  26 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  27 /* SPL memory allocation configuration, this is for FAT implementation */
  28 #ifndef CONFIG_SYS_SPL_MALLOC_SIZE
  29 #define CONFIG_SYS_SPL_MALLOC_SIZE      0x10000
  30 #endif
  31 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  32                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  33 #define CONFIG_SYS_SPL_MALLOC_START     (CONFIG_SYS_INIT_RAM_ADDR + \
  34                                          CONFIG_SYS_INIT_RAM_SIZE)
  35 #endif
  36
  37 /*
  38  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  39  * SRAM as bootcounter storage. Make sure to not put the stack directly
  40  * at this address to not overwrite the bootcounter by checking, if the
  41  * bootcounter address is located in the internal SRAM.
  42  */
  43 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  44      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  45                                    CONFIG_SYS_INIT_RAM_SIZE)))
  46 #define CONFIG_SPL_STACK                CONFIG_SYS_BOOTCOUNT_ADDR
  47 #else
  48 #define CONFIG_SPL_STACK                        \
  49         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_RAM_SIZE)
  50 #endif
  51
  52 /*
  53  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  54  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  55  * in U-Boot pre-reloc is higher than in SPL.
  56  */
  57 #if defined(CONFIG_SPL_STACK_R_ADDR) && CONFIG_SPL_STACK_R_ADDR
  58 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK_R_ADDR
  59 #else
  60 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK
  61 #endif
  62
  63 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  64
  65 /*
  66  * U-Boot general configurations
  67  */
  68 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O buffer size */
  69                                                 /* Print buffer size */
  70 #define CONFIG_SYS_MAXARGS      32              /* Max number of command args */
  71 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
  72                                                 /* Boot argument buffer size */
  73
  74 /*
  75  * Cache
  76  */
  77 #define CONFIG_SYS_L2_PL310
  78 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  79
  80 /*
  81  * Ethernet on SoC (EMAC)
  82  */
  83 #ifdef CONFIG_CMD_NET
  84 #define CONFIG_DW_ALTDESCRIPTOR
  85 #endif
  86
  87 /*
  88  * FPGA Driver
  89  */
  90 #ifdef CONFIG_CMD_FPGA
  91 #define CONFIG_FPGA_COUNT               1
  92 #endif
  93
  94 /*
  95  * L4 OSC1 Timer 0
  96  */
  97 #ifndef CONFIG_TIMER
  98 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  99 #define CONFIG_SYS_TIMER_COUNTS_DOWN
 100 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
 101 #ifndef CONFIG_SYS_TIMER_RATE
 102 #define CONFIG_SYS_TIMER_RATE           25000000
 103 #endif
 104 #endif
 105
 106 /*
 107  * L4 Watchdog
 108  */
 109 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
 110 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
 111
 112 /*
 113  * MMC Driver
 114  */
 115 #ifdef CONFIG_CMD_MMC
 116 /* FIXME */
 117 /* using smaller max blk cnt to avoid flooding the limited stack we have */
 118 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
 119 #endif
 120
 121 /*
 122  * NAND Support
 123  */
 124 #ifdef CONFIG_NAND_DENALI
 125 #define CONFIG_SYS_NAND_BAD_BLOCK_POS   0
 126 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 127 #define CONFIG_SYS_NAND_ONFI_DETECTION
 128 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 129 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 130 #endif
 131
 132 /*
 133  * QSPI support
 134  */
 135 /* QSPI reference clock */
 136 #ifndef __ASSEMBLY__
 137 unsigned int cm_get_qspi_controller_clk_hz(void);
 138 #define CONFIG_CQSPI_REF_CLK            cm_get_qspi_controller_clk_hz()
 139 #endif
 140
 141 /*
 142  * USB
 143  */
 144
 145 /*
 146  * USB Gadget (DFU, UMS)
 147  */
 148 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 149 #define CONFIG_SYS_DFU_DATA_BUF_SIZE    (16 * 1024 * 1024)
 150 #define DFU_DEFAULT_POLL_TIMEOUT        300
 151
 152 /* USB IDs */
 153 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 154 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 155 #endif
 156
 157 /*
 158  * U-Boot environment
 159  */
 160
 161 /* Environment for SDMMC boot */
 162
 163 /* Environment for QSPI boot */
 164
 165 /*
 166  * SPL
 167  *
 168  * SRAM Memory layout for gen 5:
 169  *
 170  * 0xFFFF_0000 ...... Start of SRAM
 171  * 0xFFFF_xxxx ...... Top of stack (grows down)
 172  * 0xFFFF_yyyy ...... Global Data
 173  * 0xFFFF_zzzz ...... Malloc area
 174  * 0xFFFF_FFFF ...... End of SRAM
 175  *
 176  * SRAM Memory layout for Arria 10:
 177  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 178  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 179  * 0xFFEy_yyyy ...... Global Data
 180  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 181  * 0xFFE3_FFFF ...... End of SRAM (top)
 182  */
 183 #ifndef CONFIG_SPL_TEXT_BASE
 184 #define CONFIG_SPL_MAX_SIZE             CONFIG_SYS_INIT_RAM_SIZE
 185 #endif
 186
 187 /* SPL SDMMC boot support */
 188 #ifdef CONFIG_SPL_MMC_SUPPORT
 189 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
 190 #define CONFIG_SPL_FS_LOAD_PAYLOAD_NAME         "u-boot.img"
 191 #endif
 192 #else
 193 #ifndef CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_PARTITION
 194 #define CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_PARTITION      1
 195 #endif
 196 #endif
 197
 198 /* SPL QSPI boot support */
 199
 200 /* SPL NAND boot support */
 201 #ifdef CONFIG_SPL_NAND_SUPPORT
 202 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
 203 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x40000
 204 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
 205 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x100000
 206 #endif
 207 #endif
 208
 209 /* Extra Environment */
 210 #ifndef CONFIG_SPL_BUILD
 211
 212 #ifdef CONFIG_CMD_DHCP
 213 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 214 #else
 215 #define BOOT_TARGET_DEVICES_DHCP(func)
 216 #endif
 217
 218 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 219 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 220 #else
 221 #define BOOT_TARGET_DEVICES_PXE(func)
 222 #endif
 223
 224 #ifdef CONFIG_CMD_MMC
 225 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 226 #else
 227 #define BOOT_TARGET_DEVICES_MMC(func)
 228 #endif
 229
 230 #define BOOT_TARGET_DEVICES(func) \
 231         BOOT_TARGET_DEVICES_MMC(func) \
 232         BOOT_TARGET_DEVICES_PXE(func) \
 233         BOOT_TARGET_DEVICES_DHCP(func)
 234
 235 #include <config_distro_bootcmd.h>
 236
 237 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 238 #define CONFIG_EXTRA_ENV_SETTINGS \
 239         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 240         "bootm_size=0xa000000\0" \
 241         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 242         "fdt_addr_r=0x02000000\0" \
 243         "scriptaddr=0x02100000\0" \
 244         "pxefile_addr_r=0x02200000\0" \
 245         "ramdisk_addr_r=0x02300000\0" \
 246         "socfpga_legacy_reset_compat=1\0" \
 247         BOOTENV
 248
 249 #endif
 250 #endif
 251
 252 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */