include/configs: Use new CONFIG_CMD_* in various s* named board config files.
[platform/kernel/u-boot.git] / include / configs / smmaco4.h
1 /*
2  * (C) Copyright 2003-2006
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * (C) Copyright 2004-2005
6  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 #ifndef __CONFIG_H
28 #define __CONFIG_H
29
30 /*
31  * High Level Configuration Options
32  * (easy to change)
33  */
34
35 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
36 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU) */
37 #define CONFIG_TQM5200          1       /* ... on TQM5200 module */
38 #undef CONFIG_TQM5200_REV100            /*  define for revision 100 modules */
39
40 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz */
41
42 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
43 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
44
45 /*
46  * Serial console configuration
47  */
48 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1 */
49 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
50 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
51
52 /* Partitions */
53 #define CONFIG_MAC_PARTITION
54 #define CONFIG_DOS_PARTITION
55 #define CONFIG_ISO_PARTITION
56
57 /* POST support */
58 #define CONFIG_POST             (CFG_POST_MEMORY   | \
59                                  CFG_POST_CPU      | \
60                                  CFG_POST_I2C)
61
62 #ifdef CONFIG_POST
63 #define CFG_CMD_POST_DIAG CFG_CMD_DIAG
64 /* preserve space for the post_word at end of on-chip SRAM */
65 #define MPC5XXX_SRAM_POST_SIZE MPC5XXX_SRAM_SIZE-4
66 #else
67 #define CFG_CMD_POST_DIAG 0
68 #endif
69
70
71 /*
72  * Command line configuration.
73  */
74 #include <config_cmd_default.h>
75 #define CONFIG_CMD_ASKENV
76 #define CONFIG_CMD_DATE
77 #define CONFIG_CMD_DHCP
78 #define CONFIG_CMD_ECHO
79 #define CONFIG_CMD_EEPROM
80 #define CONFIG_CMD_I2C
81 #define CONFIG_CMD_JFFS2
82 #define CONFIG_CMD_MII
83 #define CONFIG_CMD_NFS
84 #define CONFIG_CMD_PING
85 #define CONFIG_CMD_POST
86 #define CONFIG_CMD_REGINFO
87 #define CONFIG_CMD_SNTP
88
89
90 #define CONFIG_TIMESTAMP                /* display image timestamps */
91
92 #if (TEXT_BASE == 0xFC000000)           /* Boot low */
93 #   define CFG_LOWBOOT          1
94 #endif
95
96 /*
97  * Autobooting
98  */
99 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
100
101 #define CONFIG_PREBOOT  "echo;" \
102         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
103         "echo"
104
105 #undef  CONFIG_BOOTARGS
106
107 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
108         "netdev=eth0\0"                                                 \
109         "rootpath=/opt/eldk/ppc_6xx\0"                                  \
110         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
111         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
112                 "nfsroot=${serverip}:${rootpath}\0"                     \
113         "addip=setenv bootargs ${bootargs} "                            \
114                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
115                 ":${hostname}:${netdev}:off panic=1\0"                  \
116         "flash_self=run ramargs addip;"                                 \
117                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
118         "flash_nfs=run nfsargs addip;"                                  \
119                 "bootm ${kernel_addr}\0"                                \
120         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
121         "bootfile=/tftpboot/smmaco4/uImage\0"                           \
122         "load=tftp 200000 ${u-boot}\0"                                  \
123         "u-boot=/tftpboot/smmaco4/u-boot.bin\0"                         \
124         "update=protect off FC000000 FC05FFFF;"                         \
125                 "erase FC000000 FC05FFFF;"                              \
126                 "cp.b 200000 FC000000 ${filesize};"                     \
127                 "protect on FC000000 FC05FFFF\0"                        \
128         ""
129
130 #define CONFIG_BOOTCOMMAND      "run net_nfs"
131
132 /*
133  * IPB Bus clocking configuration.
134  */
135 #define CFG_IPBCLK_EQUALS_XLBCLK                /* define for 133MHz speed */
136
137 #if defined(CFG_IPBCLK_EQUALS_XLBCLK)
138 /*
139  * PCI Bus clocking configuration
140  *
141  * Actually a PCI Clock of 66 MHz is only set (in cpu_init.c) if
142  * CFG_IPBCLK_EQUALS_XLBCLK is defined. This is because a PCI Clock
143  * of 66 MHz yet hasn't been tested with a IPB Bus Clock of 66 MHz.
144  */
145 #define CFG_PCICLK_EQUALS_IPBCLK_DIV2   /* define for 66MHz speed */
146 #endif
147
148 /*
149  * I2C configuration
150  */
151 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
152 #ifdef CONFIG_TQM5200_REV100
153 #define CFG_I2C_MODULE          1       /* Select I2C module #1 for rev. 100 board */
154 #else
155 #define CFG_I2C_MODULE          2       /* Select I2C module #2 for all other revs */
156 #endif
157
158 /*
159  * I2C clock frequency
160  *
161  * Please notice, that the resulting clock frequency could differ from the
162  * configured value. This is because the I2C clock is derived from system
163  * clock over a frequency divider with only a few divider values. U-boot
164  * calculates the best approximation for CFG_I2C_SPEED. However the calculated
165  * approximation allways lies below the configured value, never above.
166  */
167 #define CFG_I2C_SPEED           100000 /* 100 kHz */
168 #define CFG_I2C_SLAVE           0x7F
169
170 /*
171  * EEPROM configuration for onboard EEPROM M24C32 (M24C64 should work
172  * also). For other EEPROMs configuration should be verified. On Mini-FAP the
173  * EEPROM (24C64) is on the same I2C address (but on other I2C bus), so the
174  * same configuration could be used.
175  */
176 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
177 #define CFG_I2C_EEPROM_ADDR_LEN         2
178 #define CFG_EEPROM_PAGE_WRITE_BITS      5       /* =32 Bytes per write */
179 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  20
180
181 /*
182  * Flash configuration
183  */
184 #define CFG_FLASH_BASE          TEXT_BASE /* 0xFC000000 */
185
186 /* use CFI flash driver if no module variant is spezified */
187 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant */
188 #define CFG_FLASH_CFI_DRIVER    1       /* Use the common driver */
189 #define CFG_FLASH_BANKS_LIST    { CFG_BOOTCS_START }
190 #define CFG_FLASH_EMPTY_INFO
191 #define CFG_FLASH_SIZE          0x04000000 /* 64 MByte */
192 #define CFG_MAX_FLASH_SECT      512     /* max num of sects on one chip */
193 #undef CFG_FLASH_USE_BUFFER_WRITE       /* not supported yet for AMD */
194
195 #if !defined(CFG_LOWBOOT)
196 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00760000 + 0x00800000)
197 #else   /* CFG_LOWBOOT */
198 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00060000)
199 #endif  /* CFG_LOWBOOT */
200 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks
201                                            (= chip selects) */
202 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
203 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
204
205 /* Dynamic MTD partition support */
206 #define CONFIG_JFFS2_CMDLINE
207 #define MTDIDS_DEFAULT          "nor0=TQM5200-0"
208 #define MTDPARTS_DEFAULT        "mtdparts=TQM5200-0:640k(firmware),"    \
209                                                 "1408k(kernel),"        \
210                                                 "2m(initrd),"           \
211                                                 "4m(small-fs),"         \
212                                                 "16m(big-fs),"          \
213                                                 "8m(misc)"
214
215 /*
216  * Environment settings
217  */
218 #define CFG_ENV_IS_IN_FLASH     1
219 #define CFG_ENV_SIZE            0x10000
220 #define CFG_ENV_SECT_SIZE       0x20000
221 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR + CFG_ENV_SECT_SIZE)
222 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
223
224 /*
225  * Memory map
226  */
227 #define CFG_MBAR                0xF0000000
228 #define CFG_SDRAM_BASE          0x00000000
229 #define CFG_DEFAULT_MBAR        0x80000000
230
231 /* Use ON-Chip SRAM until RAM will be available */
232 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
233 #ifdef CONFIG_POST
234 /* preserve space for the post_word at end of on-chip SRAM */
235 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
236 #else
237 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
238 #endif
239
240
241 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
242 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
243 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
244
245 #define CFG_MONITOR_BASE        TEXT_BASE
246 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
247 #   define CFG_RAMBOOT          1
248 #endif
249
250 #define CFG_MONITOR_LEN         (384 << 10)     /* Reserve 384 kB for Monitor   */
251 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 256 kB for malloc()  */
252 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
253
254 /*
255  * Ethernet configuration
256  */
257 #define CONFIG_MPC5xxx_FEC      1
258 /*
259  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
260  */
261 /* #define CONFIG_FEC_10MBIT 1 */
262 #define CONFIG_PHY_ADDR         0x00
263
264 /*
265  * GPIO configuration
266  *
267  * use pin gpio_wkup_6 as second SDRAM chip select (mem_cs1):
268  *      Bit 0 (mask: 0x80000000): 1
269  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
270  *      00 -> No Alternatives, CAN1/2 on PSC2 according to PSC2 setting.
271  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1.
272  *            Use for REV200 STK52XX boards. Do not use with REV100 modules
273  *            (because, there I2C1 is used as I2C bus)
274  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
275  * use PSC2 as CAN: Bits 25:27 (mask: 0x00000030)
276  *      000 -> All PSC2 pins are GIOPs
277  *      001 -> CAN1/2 on PSC2 pins
278  *             Use for REV100 STK52xx boards
279  * use PSC6:
280  *   on STK52xx:
281  *      use as UART. Pins PSC6_0 to PSC6_3 are used.
282  *      Bits 9:11 (mask: 0x00700000):
283  *         101 -> PSC6 : Extended POST test is not available
284  *   on MINI-FAP and TQM5200_IB:
285  *      use PSC6_0 to PSC6_3 as GPIO: Bits 9:11 (mask: 0x00700000):
286  *         000 -> PSC6 could not be used as UART, CODEC or IrDA
287  *   GPIO on PSC6_3 is used in post_hotkeys_pressed() to enable extended POST
288  *   tests.
289  */
290 #if defined (CONFIG_MINIFAP)
291 # define CFG_GPS_PORT_CONFIG    0x91000004
292 #elif defined (CONFIG_STK52XX)
293 # if defined (CONFIG_STK52XX_REV100)
294 #  define CFG_GPS_PORT_CONFIG   0x81500014
295 # else /* STK52xx REV200 and above */
296 #  if defined (CONFIG_TQM5200_REV100)
297 #   error TQM5200 REV100 not supported on STK52XX REV200 or above
298 #  else/* TQM5200 REV200 and above */
299 #   define CFG_GPS_PORT_CONFIG  0x91500004
300 #  endif
301 # endif
302 #else  /* TMQ5200 Inbetriebnahme-Board */
303 # define CFG_GPS_PORT_CONFIG    0x81000004
304 #endif
305
306 /*
307  * RTC configuration
308  */
309 #define CONFIG_RTC_MPC5200      1       /* use internal MPC5200 RTC */
310
311 /*
312  * Miscellaneous configurable options
313  */
314 #define CFG_LONGHELP                    /* undef to save memory     */
315 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
316 #if defined(CONFIG_CMD_KGDB)
317 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
318 #else
319 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
320 #endif
321 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
322 #define CFG_MAXARGS             16      /* max number of command args   */
323 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
324
325 /* Enable an alternate, more extensive memory test */
326 #define CFG_ALT_MEMTEST
327
328 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
329 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
330
331 #define CFG_LOAD_ADDR           0x100000        /* default load address */
332
333 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
334
335 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
336 #if defined(CONFIG_CMD_KGDB)
337 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
338 #endif
339
340 /*
341  * Enable loopw commando. This has only affect, if CFG_CMD_MEM is defined,
342  * which is normally part of the default commands (CFV_CMD_DFL)
343  */
344 #define CONFIG_LOOPW
345
346 /*
347  * Various low-level settings
348  */
349 #if defined(CONFIG_MPC5200)
350 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
351 #define CFG_HID0_FINAL          HID0_ICE
352 #else
353 #define CFG_HID0_INIT           0
354 #define CFG_HID0_FINAL          0
355 #endif
356
357 #define CFG_BOOTCS_START        CFG_FLASH_BASE
358 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
359 #ifdef CFG_PCICLK_EQUALS_IPBCLK_DIV2
360 #define CFG_BOOTCS_CFG          0x0008DF30 /* for pci_clk  = 66 MHz */
361 #else
362 #define CFG_BOOTCS_CFG          0x0004DF30 /* for pci_clk = 33 MHz */
363 #endif
364 #define CFG_CS0_START           CFG_FLASH_BASE
365 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
366
367 #define CFG_CS_BURST            0x00000000
368 #define CFG_CS_DEADCYCLE        0x33333311      /* 1 dead cycle for flash and SM501 */
369
370 #define CFG_RESET_ADDRESS       0xff000000
371
372 #endif /* __CONFIG_H */