Merge branch 'iu-boot/master' into 'u-boot-arm/master'
[platform/kernel/u-boot.git] / include / configs / sh7757lcr.h
1 /*
2  * Configuation settings for the sh7757lcr board
3  *
4  * Copyright (C) 2011 Renesas Solutions Corp.
5  *
6  * SPDX-License-Identifier:     GPL-2.0+
7  */
8
9 #ifndef __SH7757LCR_H
10 #define __SH7757LCR_H
11
12 #undef DEBUG
13 #define CONFIG_SH               1
14 #define CONFIG_SH4A             1
15 #define CONFIG_SH_32BIT         1
16 #define CONFIG_CPU_SH7757       1
17 #define CONFIG_SH7757LCR        1
18 #define CONFIG_SH7757LCR_DDR_ECC        1
19
20 #define CONFIG_SYS_TEXT_BASE    0x8ef80000
21 #define CONFIG_SYS_LDSCRIPT     "board/renesas/sh7757lcr/u-boot.lds"
22
23 #define CONFIG_CMD_MEMORY
24 #define CONFIG_CMD_NET
25 #define CONFIG_CMD_MII
26 #define CONFIG_CMD_PING
27 #define CONFIG_CMD_NFS
28 #define CONFIG_CMD_SDRAM
29 #define CONFIG_CMD_SF
30 #define CONFIG_CMD_RUN
31 #define CONFIG_CMD_SAVEENV
32 #define CONFIG_CMD_MD5SUM
33 #define CONFIG_MD5
34 #define CONFIG_CMD_LOADS
35 #define CONFIG_CMD_MMC
36 #define CONFIG_CMD_EXT2
37 #define CONFIG_DOS_PARTITION
38 #define CONFIG_MAC_PARTITION
39
40 #define CONFIG_BAUDRATE         115200
41 #define CONFIG_BOOTDELAY        3
42 #define CONFIG_BOOTARGS         "console=ttySC2,115200 root=/dev/nfs ip=dhcp"
43
44 #define CONFIG_VERSION_VARIABLE
45 #undef  CONFIG_SHOW_BOOT_PROGRESS
46
47 /* MEMORY */
48 #define SH7757LCR_SDRAM_BASE            (0x80000000)
49 #define SH7757LCR_SDRAM_SIZE            (240 * 1024 * 1024)
50 #define SH7757LCR_SDRAM_ECC_SETTING     0x0f000000      /* 240MByte */
51 #define SH7757LCR_SDRAM_DVC_SIZE        (16 * 1024 * 1024)
52
53 #define CONFIG_SYS_LONGHELP
54 #define CONFIG_SYS_CBSIZE               256
55 #define CONFIG_SYS_PBSIZE               256
56 #define CONFIG_SYS_MAXARGS              16
57 #define CONFIG_SYS_BARGSIZE             512
58 #define CONFIG_SYS_BAUDRATE_TABLE       { 115200 }
59
60 /* SCIF */
61 #define CONFIG_SCIF_CONSOLE     1
62 #define CONFIG_CONS_SCIF2       1
63 #undef  CONFIG_SYS_CONSOLE_INFO_QUIET
64 #undef  CONFIG_SYS_CONSOLE_OVERWRITE_ROUTINE
65 #undef  CONFIG_SYS_CONSOLE_ENV_OVERWRITE
66
67 #define CONFIG_SYS_MEMTEST_START        (SH7757LCR_SDRAM_BASE)
68 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_MEMTEST_START + \
69                                          224 * 1024 * 1024)
70 #undef  CONFIG_SYS_ALT_MEMTEST
71 #undef  CONFIG_SYS_MEMTEST_SCRATCH
72 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE
73
74 #define CONFIG_SYS_SDRAM_BASE           (SH7757LCR_SDRAM_BASE)
75 #define CONFIG_SYS_SDRAM_SIZE           (SH7757LCR_SDRAM_SIZE)
76 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + \
77                                          (128 + 16) * 1024 * 1024)
78
79 #define CONFIG_SYS_MONITOR_BASE         0x00000000
80 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)
81 #define CONFIG_SYS_MALLOC_LEN           (4 * 1024 * 1024)
82 #define CONFIG_SYS_BOOTMAPSZ            (8 * 1024 * 1024)
83
84 /* FLASH */
85 #define CONFIG_SYS_NO_FLASH
86
87 /* Ether */
88 #define CONFIG_SH_ETHER                 1
89 #define CONFIG_SH_ETHER_USE_PORT        0
90 #define CONFIG_SH_ETHER_PHY_ADDR        1
91 #define CONFIG_SH_ETHER_CACHE_WRITEBACK 1
92 #define CONFIG_PHYLIB
93 #define CONFIG_BITBANGMII
94 #define CONFIG_BITBANGMII_MULTI
95 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
96
97 #define SH7757LCR_ETHERNET_MAC_BASE_SPI 0x000b0000
98 #define SH7757LCR_SPI_SECTOR_SIZE       (64 * 1024)
99 #define SH7757LCR_ETHERNET_MAC_BASE     SH7757LCR_ETHERNET_MAC_BASE_SPI
100 #define SH7757LCR_ETHERNET_MAC_SIZE     17
101 #define SH7757LCR_ETHERNET_NUM_CH       2
102 #define CONFIG_BOARD_LATE_INIT
103
104 /* Gigabit Ether */
105 #define SH7757LCR_GIGA_ETHERNET_NUM_CH  2
106
107 /* SPI */
108 #define CONFIG_SH_SPI                   1
109 #define CONFIG_SH_SPI_BASE              0xfe002000
110 #define CONFIG_SPI_FLASH
111 #define CONFIG_SPI_FLASH_STMICRO        1
112
113 /* MMCIF */
114 #define CONFIG_MMC                      1
115 #define CONFIG_GENERIC_MMC              1
116 #define CONFIG_SH_MMCIF                 1
117 #define CONFIG_SH_MMCIF_ADDR            0xffcb0000
118 #define CONFIG_SH_MMCIF_CLK             48000000
119
120 /* SH7757 board */
121 #define SH7757LCR_SDRAM_PHYS_TOP        0x40000000
122 #define SH7757LCR_GRA_OFFSET            0x1f000000
123 #define SH7757LCR_PCIEBRG_ADDR_B0       0x000a0000
124 #define SH7757LCR_PCIEBRG_SIZE_B0       (64 * 1024)
125 #define SH7757LCR_PCIEBRG_ADDR          0x00090000
126 #define SH7757LCR_PCIEBRG_SIZE          (96 * 1024)
127
128 /* ENV setting */
129 #define CONFIG_ENV_IS_EMBEDDED
130 #define CONFIG_ENV_IS_IN_SPI_FLASH
131 #define CONFIG_ENV_SECT_SIZE    (64 * 1024)
132 #define CONFIG_ENV_ADDR         (0x00080000)
133 #define CONFIG_ENV_OFFSET       (CONFIG_ENV_ADDR)
134 #define CONFIG_ENV_OVERWRITE    1
135 #define CONFIG_ENV_SIZE         (CONFIG_ENV_SECT_SIZE)
136 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SECT_SIZE)
137 #define CONFIG_EXTRA_ENV_SETTINGS                               \
138                 "netboot=bootp; bootm\0"
139
140 /* Board Clock */
141 #define CONFIG_SYS_CLK_FREQ     48000000
142 #define CONFIG_SH_TMU_CLK_FREQ CONFIG_SYS_CLK_FREQ
143 #define CONFIG_SH_SCIF_CLK_FREQ CONFIG_SYS_CLK_FREQ
144 #define CONFIG_SYS_TMU_CLK_DIV  4
145 #endif  /* __SH7757LCR_H */