include/configs/scb9328.h

   1 /*
   2  * Copyright (C) 2003 ETC s.r.o.
   3  *
   4  * This program is free software; you can redistribute it and/or
   5  * modify it under the terms of the GNU General Public License as
   6  * published by the Free Software Foundation; either version 2 of
   7  * the License, or (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  17  * MA 02111-1307 USA
  18  *
  19  * Written by Peter Figuli <peposh@etc.sk>, 2003.
  20  *
  21  * 2003/13/06 Initial MP10 Support copied from wepep250
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 #define CONFIG_ARM920T          1     /* this is an ARM920T CPU     */
  28 #define CONFIG_IMX              1     /* in a Motorola MC9328MXL Chip */
  29 #define CONFIG_SCB9328          1     /* on a scb9328tronix board */
  30 #undef  CONFIG_USE_IRQ                /* don't need use IRQ/FIQ    */
  31
  32 #define CONFIG_IMX_SERIAL1
  33 /*
  34  * Select serial console configuration
  35  */
  36
  37
  38 /*
  39  * BOOTP options
  40  */
  41 #define CONFIG_BOOTP_BOOTFILESIZE
  42 #define CONFIG_BOOTP_BOOTPATH
  43 #define CONFIG_BOOTP_GATEWAY
  44 #define CONFIG_BOOTP_HOSTNAME
  45
  46
  47 /*
  48  * Command line configuration.
  49  */
  50 #include <config_cmd_default.h>
  51
  52 #define CONFIG_CMD_NET
  53 #define CONFIG_CMD_PING
  54 #define CONFIG_CMD_DHCP
  55
  56 #undef CONFIG_CMD_LOADS
  57 #undef CONFIG_CMD_CONSOLE
  58 #undef CONFIG_CMD_AUTOSCRIPT
  59
  60
  61 /*
  62  * Boot options. Setting delay to -1 stops autostart count down.
  63  * NOTE: Sending parameters to kernel depends on kernel version and
  64  * 2.4.19-rmk6-pxa1 patch used while my u-boot coding didn't accept
  65  * parameters at all! Do not get confused by them so.
  66  */
  67 #define CONFIG_BOOTDELAY   -1
  68 #define CONFIG_BOOTARGS    "console=ttySMX0,115200n8 root=/dev/mtdblock3 rootfstype=jffs2 mtdparts=scb9328_flash:128k(U-boot)ro,128k(U-boot_env),1m(kernel),4m(root),4m(fs) eval_board=evk9328"
  69 #define CONFIG_BOOTCOMMAND "bootm 10040000"
  70 #define CONFIG_SHOW_BOOT_PROGRESS
  71 #define CONFIG_ETHADDR          80:81:82:83:84:85
  72 #define CONFIG_NETMASK          255.255.255.0
  73 #define CONFIG_IPADDR           10.10.10.9
  74 #define CONFIG_SERVERIP         10.10.10.10
  75
  76 /*
  77  * General options for u-boot. Modify to save memory foot print
  78  */
  79 #define CONFIG_SYS_LONGHELP                                   /* undef saves memory  */
  80 #define CONFIG_SYS_PROMPT               "scb9328> "           /* prompt string       */
  81 #define CONFIG_SYS_CBSIZE               256                   /* console I/O buffer  */
  82 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* print buffer size   */
  83 #define CONFIG_SYS_MAXARGS              16                    /* max command args    */
  84 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE             /* boot args buf size  */
  85
  86 #define CONFIG_SYS_MEMTEST_START        0x08100000            /* memtest test area   */
  87 #define CONFIG_SYS_MEMTEST_END          0x08F00000
  88
  89 #define CONFIG_SYS_HZ                   3686400      /* incrementer freq: 3.6864 MHz */
  90 #define CONFIG_SYS_CPUSPEED             0x141        /* core clock - register value  */
  91
  92 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
  93 #define CONFIG_BAUDRATE 115200
  94 /*
  95  * Definitions related to passing arguments to kernel.
  96  */
  97 #define CONFIG_CMDLINE_TAG           1   /* send commandline to Kernel       */
  98 #define CONFIG_SETUP_MEMORY_TAGS     1   /* send memory definition to kernel */
  99 #define CONFIG_INITRD_TAG            1   /* send initrd params               */
 100 #undef  CONFIG_VFD                       /* do not send framebuffer setup    */
 101
 102
 103 /*
 104  * Malloc pool need to host env + 128 Kb reserve for other allocations.
 105  */
 106 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (128<<10) )
 107
 108
 109 #define CONFIG_SYS_GBL_DATA_SIZE        128     /* size in bytes reserved for initial data */
 110
 111 #define CONFIG_STACKSIZE        (120<<10)      /* stack size                 */
 112
 113 #ifdef CONFIG_USE_IRQ
 114 #define CONFIG_STACKSIZE_IRQ    (4<<10)        /* IRQ stack                  */
 115 #define CONFIG_STACKSIZE_FIQ    (4<<10)        /* FIQ stack                  */
 116 #endif
 117
 118 /* SDRAM Setup Values
 119 0x910a8300 Precharge Command CAS 3
 120 0x910a8200 Precharge Command CAS 2
 121
 122 0xa10a8300 AutoRefresh Command CAS 3
 123 0xa10a8200 Set AutoRefresh Command CAS 2 */
 124
 125 #define PRECHARGE_CMD 0x910a8200
 126 #define AUTOREFRESH_CMD 0xa10a8200
 127
 128 /*
 129  * SDRAM Memory Map
 130  */
 131 /* SH FIXME */
 132 #define CONFIG_NR_DRAM_BANKS    1               /* we have 1 bank of SDRAM */
 133 #define SCB9328_SDRAM_1         0x08000000      /* SDRAM bank #1           */
 134 #define SCB9328_SDRAM_1_SIZE    0x01000000      /* 16 MB                   */
 135
 136 /*
 137  * Flash Controller settings
 138  */
 139
 140 /*
 141  * Hardware drivers
 142  */
 143
 144
 145 /*
 146  * Configuration for FLASH memory for the Synertronixx board
 147  */
 148
 149 /* #define SCB9328_FLASH_32M */
 150
 151 /* 32MB */
 152 #ifdef SCB9328_FLASH_32M
 153 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 154 #define CONFIG_SYS_MAX_FLASH_SECT               256     /* number of sector in FLASH bank    */
 155 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 156 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 157 #define SCB9328_FLASH_BANK_SIZE  0x02000000     /* size of one flash bank            */
 158 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 159 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 160 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 161 #else
 162
 163 /* 16MB */
 164 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 165 #define CONFIG_SYS_MAX_FLASH_SECT               128     /* number of sector in FLASH bank    */
 166 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 167 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 168 #define SCB9328_FLASH_BANK_SIZE  0x01000000     /* size of one flash bank            */
 169 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 170 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 171 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 172 #endif /* SCB9328_FLASH_32M */
 173
 174 /* This should be defined if CFI FLASH device is present. Actually benefit
 175    is not so clear to me. In other words we can provide more informations
 176    to user, but this expects more complex flash handling we do not provide
 177    now.*/
 178 #undef  CONFIG_SYS_FLASH_CFI
 179
 180 #define CONFIG_SYS_FLASH_ERASE_TOUT     (2*CONFIG_SYS_HZ)    /* timeout for Erase operation */
 181 #define CONFIG_SYS_FLASH_WRITE_TOUT     (2*CONFIG_SYS_HZ)    /* timeout for Write operation */
 182
 183 #define CONFIG_SYS_FLASH_BASE           SCB9328_FLASH_BASE
 184
 185 /*
 186  * This is setting for JFFS2 support in u-boot.
 187  * Right now there is no gain for user, but later on booting kernel might be
 188  * possible. Consider using XIP kernel running from flash to save RAM
 189  * footprint.
 190  * NOTE: Enable CONFIG_CMD_JFFS2 for JFFS2 support.
 191  */
 192 #define CONFIG_SYS_JFFS2_FIRST_BANK             0
 193 #define CONFIG_SYS_JFFS2_FIRST_SECTOR           5
 194 #define CONFIG_SYS_JFFS2_NUM_BANKS              1
 195
 196 /*
 197  * Environment setup. Definitions of monitor location and size with
 198  * definition of environment setup ends up in 2 possibilities.
 199  * 1. Embeded environment - in u-boot code is space for environment
 200  * 2. Environment is read from predefined sector of flash
 201  * Right now we support 2. possiblity, but expecting no env placed
 202  * on mentioned address right now. This also needs to provide whole
 203  * sector for it - for us 256Kb is really waste of memory. U-boot uses
 204  * default env. and until kernel parameters could be sent to kernel
 205  * env. has no sense to us.
 206  */
 207
 208 /* Setup for PA23 which is Reset Default PA23 but has to become
 209    CS5 */
 210
 211 #define CONFIG_SYS_GPR_A_VAL            0x00800000
 212 #define CONFIG_SYS_GIUS_A_VAL           0x0043fffe
 213
 214 #define CONFIG_SYS_MONITOR_BASE 0x10000000
 215 #define CONFIG_SYS_MONITOR_LEN          0x20000         /* 128b ( 1 flash sector )  */
 216 #define CONFIG_ENV_IS_IN_FLASH  1
 217 #define CONFIG_ENV_ADDR         0x10020000      /* absolute address for now  */
 218 #define CONFIG_ENV_SIZE         0x20000
 219
 220 #define  CONFIG_ENV_OVERWRITE  1                /* env is not writable now   */
 221
 222 /*
 223  * CSxU_VAL:
 224  * 63| x        x x x | x x x x | x x  x    x | x x x x | x x x x | x x x x | x x x x | x x x x|32
 225  *   |DTACK_SEL|0|BCD |   BCS   | PSZ|PME|SYNC|  DOL    | CNC|    WSC       | 0| WWS  |   EDC  |
 226  *
 227  * CSxL_VAL:
 228  * 31| x x x x | x x x x | x x x x | x x x x | x x x x |  x x x x | x x  x x | x x  x    x| 0
 229  *   |   OEA   |   OEN   |   WEA   |   WEN   |   CSA   |EBC| DSZ  | 0|SP|0|WP| 0 0|PA|CSEN|
 230  */
 231
 232 #define CONFIG_SYS_CS0U_VAL 0x000F2000
 233 #define CONFIG_SYS_CS0L_VAL 0x11110d01
 234 #define CONFIG_SYS_CS1U_VAL 0x000F0a00
 235 #define CONFIG_SYS_CS1L_VAL 0x11110601
 236 #define CONFIG_SYS_CS2U_VAL 0x0
 237 #define CONFIG_SYS_CS2L_VAL 0x0
 238
 239 #define CONFIG_SYS_CS3U_VAL 0x000FFFFF
 240 #define CONFIG_SYS_CS3L_VAL 0x00000303
 241
 242 #define CONFIG_SYS_CS4U_VAL 0x000F0a00
 243 #define CONFIG_SYS_CS4L_VAL 0x11110301
 244
 245 /* CNC == 3 too long
 246    #define CONFIG_SYS_CS5U_VAL 0x0000C210 */
 247
 248 /* #define CONFIG_SYS_CS5U_VAL 0x00008400
 249    mal laenger mahcen, ob der bei 150MHz laenger haelt dann und
 250    kaum langsamer ist */
 251 /* #define CONFIG_SYS_CS5U_VAL 0x00009400
 252    #define CONFIG_SYS_CS5L_VAL 0x11010D03 */
 253
 254 #define CONFIG_SYS_CS5U_VAL 0x00008400
 255 #define CONFIG_SYS_CS5L_VAL 0x00000D03
 256
 257 #define CONFIG_DRIVER_DM9000            1
 258 #define CONFIG_DM9000_BASE              0x16000000
 259 #define DM9000_IO                       CONFIG_DM9000_BASE
 260 #define DM9000_DATA                     (CONFIG_DM9000_BASE+4)
 261
 262 /* f_{dpll}=2*f{ref}*(MFI+MFN/(MFD+1))/(PD+1)
 263    f_ref=16,777MHz
 264
 265    0x002a141f: 191,9944MHz
 266    0x040b2007: 144MHz
 267    0x042a141f: 96MHz
 268    0x0811140d: 64MHz
 269    0x040e200e: 150MHz
 270    0x00321431: 200MHz
 271
 272    0x08001800: 64MHz mit 16er Quarz
 273    0x04001800: 96MHz mit 16er Quarz
 274    0x04002400: 144MHz mit 16er Quarz
 275
 276    31 |x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x| 0
 277       |XXX|--PD---|-------MFD---------|XXX|--MFI--|-----MFN-----------|     */
 278
 279 #define CPU200
 280
 281 #ifdef CPU200
 282 #define CONFIG_SYS_MPCTL0_VAL 0x00321431
 283 #else
 284 #define CONFIG_SYS_MPCTL0_VAL 0x040e200e
 285 #endif
 286
 287 /* #define BUS64 */
 288 #define BUS72
 289
 290 #ifdef BUS72
 291 #define CONFIG_SYS_SPCTL0_VAL 0x04002400
 292 #endif
 293
 294 #ifdef BUS96
 295 #define CONFIG_SYS_SPCTL0_VAL 0x04001800
 296 #endif
 297
 298 #ifdef BUS64
 299 #define CONFIG_SYS_SPCTL0_VAL 0x08001800
 300 #endif
 301
 302 /* Das ist der BCLK Divider, der aus der System PLL
 303    BCLK und HCLK erzeugt:
 304    31 | xxxx xxxx xxxx xxxx xx10 11xx xxxx xxxx | 0
 305    0x2f008403 : 192MHz/2=96MHz, 144MHz/2=72MHz PRESC=1->BCLKDIV=2
 306    0x2f008803 : 192MHz/3=64MHz, 240MHz/3=80MHz PRESC=1->BCLKDIV=2
 307    0x2f001003 : 192MHz/5=38,4MHz
 308    0x2f000003 : 64MHz/1
 309    Bit 22: SPLL Restart
 310    Bit 21: MPLL Restart */
 311
 312 #ifdef BUS64
 313 #define CONFIG_SYS_CSCR_VAL 0x2f030003
 314 #endif
 315
 316 #ifdef BUS72
 317 #define CONFIG_SYS_CSCR_VAL 0x2f030403
 318 #endif
 319
 320 /*
 321  * Well this has to be defined, but on the other hand it is used differently
 322  * one may expect. For instance loadb command do not cares :-)
 323  * So advice is - do not relay on this...
 324  */
 325 #define CONFIG_SYS_LOAD_ADDR 0x08400000
 326
 327 #define MHZ16QUARZINUSE
 328
 329 #ifdef MHZ16QUARZINUSE
 330 #define CONFIG_SYSPLL_CLK_FREQ 16000000
 331 #else
 332 #define CONFIG_SYSPLL_CLK_FREQ 16780000
 333 #endif
 334
 335 #define CONFIG_SYS_CLK_FREQ 16780000
 336
 337 /* FMCR Bit 0 becomes 0 to make CS3 CS3 :P */
 338 #define CONFIG_SYS_FMCR_VAL 0x00000001
 339
 340 /* Bit[0:3] contain PERCLK1DIV for UART 1
 341    0x000b00b ->b<- -> 192MHz/12=16MHz
 342    0x000b00b ->8<- -> 144MHz/09=16MHz
 343    0x000b00b ->3<- -> 64MHz/4=16MHz */
 344
 345 #ifdef BUS96
 346 #define CONFIG_SYS_PCDR_VAL 0x000b00b5
 347 #endif
 348
 349 #ifdef BUS64
 350 #define CONFIG_SYS_PCDR_VAL 0x000b00b3
 351 #endif
 352
 353 #ifdef BUS72
 354 #define CONFIG_SYS_PCDR_VAL 0x000b00b8
 355 #endif
 356
 357 #endif  /* __CONFIG_H */