include/configs/scb9328.h

   1 /*
   2  * Copyright (C) 2003 ETC s.r.o.
   3  *
   4  * This program is free software; you can redistribute it and/or
   5  * modify it under the terms of the GNU General Public License as
   6  * published by the Free Software Foundation; either version 2 of
   7  * the License, or (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  17  * MA 02111-1307 USA
  18  *
  19  * Written by Peter Figuli <peposh@etc.sk>, 2003.
  20  *
  21  * 2003/13/06 Initial MP10 Support copied from wepep250
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 #define CONFIG_ARM920T          1     /* this is an ARM920T CPU     */
  28 #define CONFIG_IMX              1     /* in a Motorola MC9328MXL Chip */
  29 #define CONFIG_SCB9328          1     /* on a scb9328tronix board */
  30 #undef  CONFIG_USE_IRQ                /* don't need use IRQ/FIQ    */
  31
  32 #define CONFIG_IMX_SERIAL
  33 #define CONFIG_IMX_SERIAL1
  34 /*
  35  * Select serial console configuration
  36  */
  37
  38 /*
  39  * BOOTP options
  40  */
  41 #define CONFIG_BOOTP_BOOTFILESIZE
  42 #define CONFIG_BOOTP_BOOTPATH
  43 #define CONFIG_BOOTP_GATEWAY
  44 #define CONFIG_BOOTP_HOSTNAME
  45
  46 /*
  47  * Command line configuration.
  48  */
  49 #include <config_cmd_default.h>
  50
  51 #define CONFIG_CMD_NET
  52 #define CONFIG_CMD_PING
  53 #define CONFIG_CMD_DHCP
  54
  55 #undef CONFIG_CMD_CONSOLE
  56 #undef CONFIG_CMD_LOADS
  57 #undef CONFIG_CMD_SOURCE
  58
  59 /*
  60  * Boot options. Setting delay to -1 stops autostart count down.
  61  * NOTE: Sending parameters to kernel depends on kernel version and
  62  * 2.4.19-rmk6-pxa1 patch used while my u-boot coding didn't accept
  63  * parameters at all! Do not get confused by them so.
  64  */
  65 #define CONFIG_BOOTDELAY   -1
  66 #define CONFIG_BOOTARGS    "console=ttySMX0,115200n8 root=/dev/mtdblock3 rootfstype=jffs2 mtdparts=scb9328_flash:128k(U-boot)ro,128k(U-boot_env),1m(kernel),4m(root),4m(fs) eval_board=evk9328"
  67 #define CONFIG_BOOTCOMMAND "bootm 10040000"
  68 #define CONFIG_SHOW_BOOT_PROGRESS
  69 #define CONFIG_ETHADDR          80:81:82:83:84:85
  70 #define CONFIG_NETMASK          255.255.255.0
  71 #define CONFIG_IPADDR           10.10.10.9
  72 #define CONFIG_SERVERIP         10.10.10.10
  73
  74 /*
  75  * General options for u-boot. Modify to save memory foot print
  76  */
  77 #define CONFIG_SYS_LONGHELP                                   /* undef saves memory  */
  78 #define CONFIG_SYS_PROMPT               "scb9328> "           /* prompt string       */
  79 #define CONFIG_SYS_CBSIZE               256                   /* console I/O buffer  */
  80 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* print buffer size   */
  81 #define CONFIG_SYS_MAXARGS              16                    /* max command args    */
  82 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE             /* boot args buf size  */
  83
  84 #define CONFIG_SYS_MEMTEST_START        0x08100000            /* memtest test area   */
  85 #define CONFIG_SYS_MEMTEST_END          0x08F00000
  86
  87 #define CONFIG_SYS_HZ                   3686400      /* incrementer freq: 3.6864 MHz */
  88 #define CONFIG_SYS_CPUSPEED             0x141        /* core clock - register value  */
  89
  90 #define CONFIG_BAUDRATE 115200
  91 /*
  92  * Definitions related to passing arguments to kernel.
  93  */
  94 #define CONFIG_CMDLINE_TAG           1   /* send commandline to Kernel       */
  95 #define CONFIG_SETUP_MEMORY_TAGS     1   /* send memory definition to kernel */
  96 #define CONFIG_INITRD_TAG            1   /* send initrd params               */
  97
  98 /*
  99  * Malloc pool need to host env + 128 Kb reserve for other allocations.
 100  */
 101 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (128<<10) )
 102
 103 #define CONFIG_STACKSIZE        (120<<10)      /* stack size                 */
 104
 105 #ifdef CONFIG_USE_IRQ
 106 #define CONFIG_STACKSIZE_IRQ    (4<<10)        /* IRQ stack                  */
 107 #define CONFIG_STACKSIZE_FIQ    (4<<10)        /* FIQ stack                  */
 108 #endif
 109
 110 /* SDRAM Setup Values
 111 0x910a8300 Precharge Command CAS 3
 112 0x910a8200 Precharge Command CAS 2
 113
 114 0xa10a8300 AutoRefresh Command CAS 3
 115 0xa10a8200 Set AutoRefresh Command CAS 2 */
 116
 117 #define PRECHARGE_CMD 0x910a8200
 118 #define AUTOREFRESH_CMD 0xa10a8200
 119
 120 /*
 121  * SDRAM Memory Map
 122  */
 123 /* SH FIXME */
 124 #define CONFIG_NR_DRAM_BANKS    1               /* we have 1 bank of SDRAM */
 125 #define SCB9328_SDRAM_1         0x08000000      /* SDRAM bank #1           */
 126 #define SCB9328_SDRAM_1_SIZE    0x01000000      /* 16 MB                   */
 127
 128 #define CONFIG_SYS_TEXT_BASE    0x10000000
 129
 130 #define CONFIG_SYS_SDRAM_BASE   SCB9328_SDRAM_1
 131 #define CONFIG_SYS_INIT_SP_ADDR (SCB9328_SDRAM_1 + 0xf00000)
 132
 133 /*
 134  * Configuration for FLASH memory for the Synertronixx board
 135  */
 136
 137 /* #define SCB9328_FLASH_32M */
 138
 139 /* 32MB */
 140 #ifdef SCB9328_FLASH_32M
 141 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 142 #define CONFIG_SYS_MAX_FLASH_SECT               256     /* number of sector in FLASH bank    */
 143 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 144 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 145 #define SCB9328_FLASH_BANK_SIZE  0x02000000     /* size of one flash bank            */
 146 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 147 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 148 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 149 #else
 150
 151 /* 16MB */
 152 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 153 #define CONFIG_SYS_MAX_FLASH_SECT               128     /* number of sector in FLASH bank    */
 154 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 155 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 156 #define SCB9328_FLASH_BANK_SIZE  0x01000000     /* size of one flash bank            */
 157 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 158 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 159 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 160 #endif /* SCB9328_FLASH_32M */
 161
 162 /* This should be defined if CFI FLASH device is present. Actually benefit
 163    is not so clear to me. In other words we can provide more informations
 164    to user, but this expects more complex flash handling we do not provide
 165    now.*/
 166 #undef  CONFIG_SYS_FLASH_CFI
 167
 168 #define CONFIG_SYS_FLASH_ERASE_TOUT     (2*CONFIG_SYS_HZ)    /* timeout for Erase operation */
 169 #define CONFIG_SYS_FLASH_WRITE_TOUT     (2*CONFIG_SYS_HZ)    /* timeout for Write operation */
 170
 171 #define CONFIG_SYS_FLASH_BASE           SCB9328_FLASH_BASE
 172
 173 /*
 174  * This is setting for JFFS2 support in u-boot.
 175  * Right now there is no gain for user, but later on booting kernel might be
 176  * possible. Consider using XIP kernel running from flash to save RAM
 177  * footprint.
 178  * NOTE: Enable CONFIG_CMD_JFFS2 for JFFS2 support.
 179  */
 180 #define CONFIG_SYS_JFFS2_FIRST_BANK             0
 181 #define CONFIG_SYS_JFFS2_FIRST_SECTOR           5
 182 #define CONFIG_SYS_JFFS2_NUM_BANKS              1
 183
 184 /*
 185  * Environment setup. Definitions of monitor location and size with
 186  * definition of environment setup ends up in 2 possibilities.
 187  * 1. Embeded environment - in u-boot code is space for environment
 188  * 2. Environment is read from predefined sector of flash
 189  * Right now we support 2. possiblity, but expecting no env placed
 190  * on mentioned address right now. This also needs to provide whole
 191  * sector for it - for us 256Kb is really waste of memory. U-boot uses
 192  * default env. and until kernel parameters could be sent to kernel
 193  * env. has no sense to us.
 194  */
 195
 196 /* Setup for PA23 which is Reset Default PA23 but has to become
 197    CS5 */
 198
 199 #define CONFIG_SYS_GPR_A_VAL            0x00800000
 200 #define CONFIG_SYS_GIUS_A_VAL           0x0043fffe
 201
 202 #define CONFIG_SYS_MONITOR_BASE 0x10000000
 203 #define CONFIG_SYS_MONITOR_LEN          0x20000         /* 128b ( 1 flash sector )  */
 204 #define CONFIG_ENV_IS_IN_FLASH  1
 205 #define CONFIG_ENV_ADDR         0x10020000      /* absolute address for now  */
 206 #define CONFIG_ENV_SIZE         0x20000
 207
 208 #define  CONFIG_ENV_OVERWRITE  1                /* env is not writable now   */
 209
 210 /*
 211  * CSxU_VAL:
 212  * 63| x        x x x | x x x x | x x  x    x | x x x x | x x x x | x x x x | x x x x | x x x x|32
 213  *   |DTACK_SEL|0|BCD |   BCS   | PSZ|PME|SYNC|  DOL    | CNC|    WSC       | 0| WWS  |   EDC  |
 214  *
 215  * CSxL_VAL:
 216  * 31| x x x x | x x x x | x x x x | x x x x | x x x x |  x x x x | x x  x x | x x  x    x| 0
 217  *   |   OEA   |   OEN   |   WEA   |   WEN   |   CSA   |EBC| DSZ  | 0|SP|0|WP| 0 0|PA|CSEN|
 218  */
 219
 220 #define CONFIG_SYS_CS0U_VAL 0x000F2000
 221 #define CONFIG_SYS_CS0L_VAL 0x11110d01
 222 #define CONFIG_SYS_CS1U_VAL 0x000F0a00
 223 #define CONFIG_SYS_CS1L_VAL 0x11110601
 224 #define CONFIG_SYS_CS2U_VAL 0x0
 225 #define CONFIG_SYS_CS2L_VAL 0x0
 226
 227 #define CONFIG_SYS_CS3U_VAL 0x000FFFFF
 228 #define CONFIG_SYS_CS3L_VAL 0x00000303
 229
 230 #define CONFIG_SYS_CS4U_VAL 0x000F0a00
 231 #define CONFIG_SYS_CS4L_VAL 0x11110301
 232
 233 /* CNC == 3 too long
 234    #define CONFIG_SYS_CS5U_VAL 0x0000C210 */
 235
 236 /* #define CONFIG_SYS_CS5U_VAL 0x00008400
 237    mal laenger mahcen, ob der bei 150MHz laenger haelt dann und
 238    kaum langsamer ist */
 239 /* #define CONFIG_SYS_CS5U_VAL 0x00009400
 240    #define CONFIG_SYS_CS5L_VAL 0x11010D03 */
 241
 242 #define CONFIG_SYS_CS5U_VAL 0x00008400
 243 #define CONFIG_SYS_CS5L_VAL 0x00000D03
 244
 245 #define CONFIG_DRIVER_DM9000            1
 246 #define CONFIG_DM9000_BASE              0x16000000
 247 #define DM9000_IO                       CONFIG_DM9000_BASE
 248 #define DM9000_DATA                     (CONFIG_DM9000_BASE+4)
 249
 250 /* f_{dpll}=2*f{ref}*(MFI+MFN/(MFD+1))/(PD+1)
 251    f_ref=16,777MHz
 252
 253    0x002a141f: 191,9944MHz
 254    0x040b2007: 144MHz
 255    0x042a141f: 96MHz
 256    0x0811140d: 64MHz
 257    0x040e200e: 150MHz
 258    0x00321431: 200MHz
 259
 260    0x08001800: 64MHz mit 16er Quarz
 261    0x04001800: 96MHz mit 16er Quarz
 262    0x04002400: 144MHz mit 16er Quarz
 263
 264    31 |x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x| 0
 265       |XXX|--PD---|-------MFD---------|XXX|--MFI--|-----MFN-----------|     */
 266
 267 #define CPU200
 268
 269 #ifdef CPU200
 270 #define CONFIG_SYS_MPCTL0_VAL 0x00321431
 271 #else
 272 #define CONFIG_SYS_MPCTL0_VAL 0x040e200e
 273 #endif
 274
 275 /* #define BUS64 */
 276 #define BUS72
 277
 278 #ifdef BUS72
 279 #define CONFIG_SYS_SPCTL0_VAL 0x04002400
 280 #endif
 281
 282 #ifdef BUS96
 283 #define CONFIG_SYS_SPCTL0_VAL 0x04001800
 284 #endif
 285
 286 #ifdef BUS64
 287 #define CONFIG_SYS_SPCTL0_VAL 0x08001800
 288 #endif
 289
 290 /* Das ist der BCLK Divider, der aus der System PLL
 291    BCLK und HCLK erzeugt:
 292    31 | xxxx xxxx xxxx xxxx xx10 11xx xxxx xxxx | 0
 293    0x2f008403 : 192MHz/2=96MHz, 144MHz/2=72MHz PRESC=1->BCLKDIV=2
 294    0x2f008803 : 192MHz/3=64MHz, 240MHz/3=80MHz PRESC=1->BCLKDIV=2
 295    0x2f001003 : 192MHz/5=38,4MHz
 296    0x2f000003 : 64MHz/1
 297    Bit 22: SPLL Restart
 298    Bit 21: MPLL Restart */
 299
 300 #ifdef BUS64
 301 #define CONFIG_SYS_CSCR_VAL 0x2f030003
 302 #endif
 303
 304 #ifdef BUS72
 305 #define CONFIG_SYS_CSCR_VAL 0x2f030403
 306 #endif
 307
 308 /*
 309  * Well this has to be defined, but on the other hand it is used differently
 310  * one may expect. For instance loadb command do not cares :-)
 311  * So advice is - do not relay on this...
 312  */
 313 #define CONFIG_SYS_LOAD_ADDR 0x08400000
 314
 315 #define MHZ16QUARZINUSE
 316
 317 #ifdef MHZ16QUARZINUSE
 318 #define CONFIG_SYSPLL_CLK_FREQ 16000000
 319 #else
 320 #define CONFIG_SYSPLL_CLK_FREQ 16780000
 321 #endif
 322
 323 #define CONFIG_SYS_CLK_FREQ 16780000
 324
 325 /* FMCR Bit 0 becomes 0 to make CS3 CS3 :P */
 326 #define CONFIG_SYS_FMCR_VAL 0x00000001
 327
 328 /* Bit[0:3] contain PERCLK1DIV for UART 1
 329    0x000b00b ->b<- -> 192MHz/12=16MHz
 330    0x000b00b ->8<- -> 144MHz/09=16MHz
 331    0x000b00b ->3<- -> 64MHz/4=16MHz */
 332
 333 #ifdef BUS96
 334 #define CONFIG_SYS_PCDR_VAL 0x000b00b5
 335 #endif
 336
 337 #ifdef BUS64
 338 #define CONFIG_SYS_PCDR_VAL 0x000b00b3
 339 #endif
 340
 341 #ifdef BUS72
 342 #define CONFIG_SYS_PCDR_VAL 0x000b00b8
 343 #endif
 344
 345 #endif  /* __CONFIG_H */