include/configs/sc520_cdp.h

   1 /*
   2  * (C) Copyright 2002
   3  * Daniel Engström, Omicron Ceti AB, daniel@omicron.se.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * board/config.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_X86              1       /* This is a X86 CPU            */
  37 #define CONFIG_SC520            1       /* Include support for AMD SC520 */
  38 #define CONFIG_ALI152X          1       /* Include support for Ali 152x SIO */
  39
  40 #define CFG_SDRAM_PRECHARGE_DELAY 6     /* 6T */
  41 #define CFG_SDRAM_REFRESH_RATE    78    /* 7.8uS (choices are 7.8, 15.6, 31.2 or 62.5uS) */
  42 #define CFG_SDRAM_RAS_CAS_DELAY   3     /* 3T */
  43
  44 /* define at most one of these */
  45 #undef CFG_SDRAM_CAS_LATENCY_2T
  46 #define CFG_SDRAM_CAS_LATENCY_3T
  47
  48 #define CFG_SC520_HIGH_SPEED    0       /* 100 or 133MHz */
  49 #define CFG_RESET_GENERIC       1       /* use tripple-fault to reset cpu */
  50 #undef  CFG_RESET_SC520                 /* use SC520 MMCR's to reset cpu */
  51 #undef  CFG_TIMER_SC520                 /* use SC520 swtimers */
  52 #define CFG_TIMER_GENERIC       1       /* use the i8254 PIT timers */
  53 #undef  CFG_TIMER_TSC                   /* use the Pentium TSC timers */
  54 #define  CFG_USE_SIO_UART       0       /* prefer the uarts on the SIO to those
  55                                          * in the SC520 on the CDP */
  56
  57 #define CFG_STACK_SIZE          0x8000  /* Size of bootloader stack */
  58
  59 #define CONFIG_SHOW_BOOT_PROGRESS 1
  60 #define CONFIG_LAST_STAGE_INIT    1
  61
  62 /*
  63  * Size of malloc() pool
  64  */
  65 #define CONFIG_MALLOC_SIZE      (CFG_ENV_SIZE + 128*1024)
  66
  67
  68 #define CONFIG_BAUDRATE         9600
  69
  70
  71 /*
  72  * Command line configuration.
  73  */
  74 #include <config_cmd_default.h>
  75
  76 #define CONFIG_CMD_PCI
  77 #define CONFIG_CMD_JFFS2
  78 #define CONFIG_CMD_IDE
  79 #define CONFIG_CMD_NET
  80 #define CONFIG_CMD_EEPROM
  81
  82
  83
  84 #define CONFIG_BOOTDELAY        15
  85 #define CONFIG_BOOTARGS         "root=/dev/mtdblock0 console=ttyS0,9600"
  86 /* #define CONFIG_BOOTCOMMAND   "bootm 38000000" */
  87
  88 #if defined(CONFIG_CMD_KGDB)
  89 #define CONFIG_KGDB_BAUDRATE    115200          /* speed to run kgdb serial port */
  90 #define CONFIG_KGDB_SER_INDEX   2               /* which serial port to use */
  91 #endif
  92
  93
  94 /*
  95  * Miscellaneous configurable options
  96  */
  97 #define CFG_LONGHELP                            /* undef to save memory         */
  98 #define CFG_PROMPT              "boot > "       /* Monitor Command Prompt       */
  99 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
 100 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 101 #define CFG_MAXARGS             16              /* max number of command args   */
 102 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 103
 104 #define CFG_MEMTEST_START       0x00100000      /* memtest works on     */
 105 #define CFG_MEMTEST_END         0x01000000      /* 1 ... 16 MB in DRAM  */
 106
 107 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
 108
 109 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 110
 111 #define CFG_HZ                  1024            /* incrementer freq: 1kHz */
 112
 113                                                 /* valid baudrates */
 114 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 115
 116
 117 /*-----------------------------------------------------------------------
 118  * Physical Memory Map
 119  */
 120 #define CONFIG_NR_DRAM_BANKS    4          /* we have 4 banks of DRAM */
 121
 122 /*-----------------------------------------------------------------------
 123  * FLASH and environment organization
 124  */
 125
 126
 127 #define CFG_MAX_FLASH_BANKS     3       /* max number of memory banks           */
 128 #define CFG_MAX_FLASH_SECT      64      /* max number of sectors on one chip    */
 129
 130 /* timeout values are in ticks */
 131 #define CFG_FLASH_ERASE_TOUT    (2*CFG_HZ) /* Timeout for Flash Erase */
 132 #define CFG_FLASH_WRITE_TOUT    (2*CFG_HZ) /* Timeout for Flash Write */
 133
 134 #define CONFIG_SPI_EEPROM      /* Support for SPI EEPROMs (AT25128) */
 135 #define CONFIG_MW_EEPROM       /* Support for MicroWire EEPROMs (AT93LC46) */
 136
 137
 138 /* allow to overwrite serial and ethaddr */
 139 #define CONFIG_ENV_OVERWRITE
 140
 141
 142 /* Environment in EEPROM */
 143 #define CFG_ENV_IS_IN_EEPROM   1
 144 #define CONFIG_SPI
 145 #define CFG_ENV_SIZE           0x4000   /* Total Size of Environment EEPROM 16k is SPI is used or 128 bytes if MW is used*/
 146 #define CFG_ENV_OFFSET         0
 147 #define CONFIG_SC520_CDP_USE_SPI  /* Store configuration in the SPI part */
 148 #undef CONFIG_SC520_CDP_USE_MW    /* Store configuration in the MicroWire part */
 149 #define CONFIG_SPI_X 1
 150
 151 /*
 152  * JFFS2 partitions
 153  */
 154 /* No command line, one static partition, whole device */
 155 #undef CONFIG_JFFS2_CMDLINE
 156 #define CONFIG_JFFS2_DEV                "nor0"
 157 #define CONFIG_JFFS2_PART_SIZE          0xFFFFFFFF
 158 #define CONFIG_JFFS2_PART_OFFSET        0x00000000
 159
 160 /* mtdparts command line support */
 161 /*
 162 #define CONFIG_JFFS2_CMDLINE
 163 #define MTDIDS_DEFAULT          "nor0=SC520CDP Flash Bank #0"
 164 #define MTDPARTS_DEFAULT        "mtdparts=SC520CDP Flash Bank #0:-(jffs2)"
 165 */
 166
 167 /*-----------------------------------------------------------------------
 168  * Device drivers
 169  */
 170 #define CONFIG_NET_MULTI        /* Multi ethernet cards support */
 171 #define CONFIG_PCNET
 172 #define CONFIG_PCNET_79C973
 173 #define CONFIG_PCNET_79C975
 174 #define PCNET_HAS_PROM         1
 175
 176 /************************************************************
 177  * IDE/ATA stuff
 178  ************************************************************/
 179 #define CFG_IDE_MAXBUS          1   /* max. 2 IDE busses        */
 180 #define CFG_IDE_MAXDEVICE       (CFG_IDE_MAXBUS*2) /* max. 2 drives per IDE bus */
 181
 182 #define CFG_ATA_IDE0_OFFSET     0x01F0  /* ide0 offste */
 183 /*#define CFG_ATA_IDE1_OFFSET   0x0170  /###* ide1 offset */
 184 #define CFG_ATA_DATA_OFFSET     0       /* data reg offset      */
 185 #define CFG_ATA_REG_OFFSET      0       /* reg offset */
 186 #define CFG_ATA_ALT_OFFSET      0x200   /* alternate register offset */
 187 #define CFG_ATA_BASE_ADDR       0
 188
 189 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 190 #undef  CONFIG_IDE_RESET                /* reset for ide unsupported... */
 191 #undef  CONFIG_IDE_RESET_ROUTINE        /* no special reset function */
 192
 193 /************************************************************
 194 *SATA/Native Stuff
 195 ************************************************************/
 196 #define CFG_SATA_SUPPORTED      1
 197 #define CFG_SATA_MAXBUS         2       /*Max Sata buses supported */
 198 #define CFG_SATA_DEVS_PER_BUS   2      /*Max no. of devices per bus/port */
 199 #define CFG_SATA_MAXDEVICES     (CFG_SATA_MAXBUS* CFG_SATA_DEVS_PER_BUS)
 200 #define CFG_ATA_PIIX            1       /*Supports ata_piix driver */
 201
 202 /************************************************************
 203  * ATAPI support (experimental)
 204  ************************************************************/
 205 #define CONFIG_ATAPI                    /* enable ATAPI Support */
 206
 207 /************************************************************
 208  * DISK Partition support
 209  ************************************************************/
 210 #define CONFIG_DOS_PARTITION
 211 #define CONFIG_MAC_PARTITION
 212 #define CONFIG_ISO_PARTITION /* Experimental */
 213
 214 /************************************************************
 215  * Video/Keyboard support
 216  ************************************************************/
 217 #define CONFIG_VIDEO                    /* To enable video controller support */
 218 #define CONFIG_I8042_KBD
 219 #define CFG_ISA_IO 0
 220
 221
 222 /************************************************************
 223  * RTC
 224  ***********************************************************/
 225 #define CONFIG_RTC_MC146818
 226 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 227
 228 /*
 229  * PCI stuff
 230  */
 231 #define CONFIG_PCI                                /* include pci support */
 232 #define CONFIG_PCI_PNP                            /* pci plug-and-play */
 233 #define CONFIG_PCI_SCAN_SHOW
 234
 235 #define CFG_FIRST_PCI_IRQ   10
 236 #define CFG_SECOND_PCI_IRQ  9
 237 #define CFG_THIRD_PCI_IRQ   11
 238 #define CFG_FORTH_PCI_IRQ   15
 239
 240 #endif  /* __CONFIG_H */