include/configs/sc3.h

   1 /*
   2  * (C) Copyright 2007
   3  * Heiko Schocher, DENX Software Engineering, <hs@denx.de>.
   4  *
   5  * From:
   6  * (C) Copyright 2003
   7  * Juergen Beisert, EuroDesign embedded technologies, jbeisert@eurodsn.de
   8  *
   9  * SPDX-License-Identifier:     GPL-2.0+
  10  */
  11
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 #undef USE_VGA_GRAPHICS
  16
  17 /* Memory Map
  18  * 0x00000000 .... 0x03FFFFFF -> RAM (up to 128MiB)
  19  * 0x74000000 .... 0x740FFFFF -> CS#6
  20  * 0x74100000 .... 0x741FFFFF -> CS#7
  21  * 0x74200000 .... 0x742FFFFF -> CS4# if no internal USB
  22  * 0x74300000 .... 0x743FFFFF -> CS5# if no boosted IDE
  23  * 0x77C00000 .... 0x77CFFFFF -> CS4# USB HC (1 MiB)
  24  * 0x77D00000 .... 0x77DFFFFF -> CS1# NAND-Flash (1 MiB)
  25  * 0x78000000 .... 0x78FFFFFF -> CS2# ISA-Bus Speicherzugriff (16 MiB)
  26  * 0x79000000 .... 0x7900FFFF -> CS2# ISA-Bus IO-Zugriff (16 MiB, mapped: 64kiB)
  27  * 0x79010000 .... 0x79FFFFFF -> CS2# ISA-Bus IO-Zugriff (mirrored)
  28  * 0x7A000000 .... 0x7A0FFFFF -> CS5# IDE emulation (1MiB)
  29  *
  30  * 0x80000000 .... 0x9FFFFFFF -> PCI-Bus Speicherzugriff (512MiB, mapped: 1:1)
  31  * 0xA0000000 .... 0xBFFFFFFF -> PCI-Bus Speicherzugriff (512MiB, mapped: 0x00000000...0x1FFFFFFF)
  32  * 0xE8000000 .... 0xE800FFFF -> PCI-Bus IO-Zugriff (64kiB, translated to PCI: 0x0000...0xFFFF)
  33  * 0xE8800000 .... 0xEBFFFFFF -> PCI-Bus IO-Zugriff (56MiB, translated to PCI: 0x00800000...0x3FFFFFF)
  34  * 0xEED00000 .... 0xEED00003 -> PCI-Bus
  35  * 0xEF400000 .... 0xEF40003F -> PCI-Bus Local Configuration Registers
  36  * 0xEF40003F .... 0xEF5FFFFF -> reserved
  37  * 0xEF600000 .... 0xEFFFFFFF -> 405GP internal Devices (10 MiB)
  38  * 0xF0000000 .... 0xF01FFFFF -> Flash-ROM (2 MiB)
  39  * 0xF0200000 .... 0xF7FFFFFF -> free for flash devices
  40  * 0xF8000000 .... 0xF8000FFF -> OnChipMemory (4kiB)
  41  * 0xF8001000 .... 0xFFDFFFFF -> free for flash devices
  42  * 0xFFE00000 .... 0xFFFFFFFF -> BOOT-ROM (2 MiB)
  43  */
  44
  45 #define CONFIG_SC3      1
  46 #define CONFIG_405GP    1
  47
  48 #define CONFIG_SYS_TEXT_BASE    0xFFFA0000
  49
  50 #define CONFIG_BOARD_EARLY_INIT_F       1
  51 #define CONFIG_MISC_INIT_R              1       /* Call misc_init_r() */
  52
  53 /*
  54  * Define IDE_USES_ISA_EMULATION for slower IDE access in the ISA-IO address range
  55  * If undefined, IDE access uses a seperat emulation with higher access speed.
  56  * Consider to inform your Linux IDE driver about the different addresses!
  57  * IDE_USES_ISA_EMULATION is only used if you define CONFIG_CMD_IDE!
  58  */
  59 #define IDE_USES_ISA_EMULATION
  60
  61 /*-----------------------------------------------------------------------
  62  * Serial Port
  63  *----------------------------------------------------------------------*/
  64 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
  65 #define CONFIG_SYS_NS16550
  66 #define CONFIG_SYS_NS16550_SERIAL
  67 #define CONFIG_SYS_NS16550_REG_SIZE     1
  68 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
  69
  70 /*
  71  * define CONFIG_SYS_CLK_FREQ to your base crystal clock in Hz
  72  */
  73 #define CONFIG_SYS_CLK_FREQ     33333333
  74
  75 /*
  76  * define CONFIG_BAUDRATE to the baudrate value you want to use as default
  77  */
  78 #define CONFIG_BAUDRATE         115200
  79 #define CONFIG_BOOTDELAY        3 /* autoboot after 3 seconds         */
  80
  81 #define CONFIG_PREBOOT  "echo;" \
  82         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
  83         "echo"
  84
  85 #undef  CONFIG_BOOTARGS
  86
  87 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  88         "netdev=eth0\0"                                                 \
  89         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  90                 "nfsroot=${serverip}:${rootpath}\0"                     \
  91         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
  92         "nand_args=setenv bootargs root=/dev/mtdblock5 rw"              \
  93                 "rootfstype=jffs2\0"                                    \
  94         "addip=setenv bootargs ${bootargs} "                            \
  95                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
  96                 ":${hostname}:${netdev}:off panic=1\0"                  \
  97         "addcons=setenv bootargs ${bootargs} "                          \
  98                 "console=ttyS0,${baudrate}\0"                           \
  99         "flash_nfs=run nfsargs addip addcons;"                          \
 100                 "bootm ${kernel_addr}\0"                                \
 101         "flash_nand=run nand_args addip addcons;bootm ${kernel_addr}\0" \
 102         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addcons;"    \
 103                 "bootm\0"                                               \
 104         "rootpath=/opt/eldk/ppc_4xx\0"                                  \
 105         "bootfile=/tftpboot/sc3/uImage\0"                               \
 106         "u-boot=/tftpboot/sc3/u-boot.bin\0"                             \
 107         "setup=tftp 200000 /tftpboot/sc3/setup.img;source 200000\0"     \
 108         "kernel_addr=FFE08000\0"                                        \
 109         ""
 110 #undef CONFIG_BOOTCOMMAND
 111
 112 #define CONFIG_SILENT_CONSOLE   1       /* enable silent startup */
 113 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
 114
 115 #if 1   /* feel free to disable for development */
 116 #define CONFIG_AUTOBOOT_KEYED           /* Enable password protection   */
 117 #define CONFIG_AUTOBOOT_PROMPT          \
 118         "\nSC3 - booting... stop with ENTER\n"
 119 #define CONFIG_AUTOBOOT_DELAY_STR       "\r"    /* 1st "password"       */
 120 #define CONFIG_AUTOBOOT_DELAY_STR2      "\n"    /* 1st "password"       */
 121 #endif
 122
 123 /*
 124  * define CONFIG_BOOTCOMMAND to the autoboot commands. They will running after
 125  * the CONFIG_BOOTDELAY delay to boot your machine
 126  */
 127 #define CONFIG_BOOTCOMMAND      "bootp;dcache on;bootm"
 128
 129 /*
 130  * define CONFIG_BOOTARGS to the default kernel parameters. They will used if you don't
 131  * set different values at the u-boot prompt
 132  */
 133 #ifdef USE_VGA_GRAPHICS
 134  #define CONFIG_BOOTARGS        "root=/dev/nfs rw ip=bootp nfsroot=/tftpboot/solidcard3re"
 135 #else
 136  #define CONFIG_BOOTARGS        "console=ttyS0,115200 root=/dev/nfs rw ip=bootp"
 137 #endif
 138 /*
 139  * Is the USB host controller assembled? If yes define CONFIG_ISP1161_PRESENT
 140  * This reserves memory bank #4 for this purpose
 141  */
 142 #undef CONFIG_ISP1161_PRESENT
 143
 144 #undef CONFIG_LOADS_ECHO   /* no echo on for serial download    */
 145 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
 146
 147 /* #define CONFIG_EEPRO100_SROM_WRITE */
 148 /* #define CONFIG_SHOW_MAC */
 149 #define CONFIG_EEPRO100
 150
 151 #define CONFIG_PPC4xx_EMAC
 152 #define CONFIG_MII 1                    /* add 405GP MII PHY management         */
 153 #define CONFIG_PHY_ADDR 1       /* the connected Phy defaults to address 1 */
 154
 155 /*
 156  * BOOTP options
 157  */
 158 #define CONFIG_BOOTP_BOOTFILESIZE
 159 #define CONFIG_BOOTP_BOOTPATH
 160 #define CONFIG_BOOTP_GATEWAY
 161 #define CONFIG_BOOTP_HOSTNAME
 162
 163
 164 /*
 165  * Command line configuration.
 166  */
 167 #include <config_cmd_default.h>
 168
 169
 170 #define CONFIG_CMD_CACHE
 171 #define CONFIG_CMD_DATE
 172 #define CONFIG_CMD_DHCP
 173 #define CONFIG_CMD_ELF
 174 #define CONFIG_CMD_I2C
 175 #define CONFIG_CMD_IDE
 176 #define CONFIG_CMD_IRQ
 177 #define CONFIG_CMD_JFFS2
 178 #define CONFIG_CMD_MII
 179 #define CONFIG_CMD_NAND
 180 #define CONFIG_CMD_NET
 181 #define CONFIG_CMD_PCI
 182 #define CONFIG_CMD_PING
 183 #define CONFIG_CMD_SOURCE
 184
 185
 186 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 187
 188 /*
 189  * Miscellaneous configurable options
 190  */
 191 #define CONFIG_SYS_LONGHELP     1               /* undef to save memory         */
 192 #define CONFIG_SYS_PROMPT       "SC3> " /* Monitor Command Prompt       */
 193 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
 194
 195 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 196
 197 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
 198 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 199
 200 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
 201 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
 202
 203 /*
 204  * If CONFIG_SYS_EXT_SERIAL_CLOCK, then the UART divisor is 1.
 205  * If CONFIG_SYS_405_UART_ERRATA_59, then UART divisor is 31.
 206  * Otherwise, UART divisor is determined by CPU Clock and CONFIG_SYS_BASE_BAUD value.
 207  * The Linux BASE_BAUD define should match this configuration.
 208  *    baseBaud = cpuClock/(uartDivisor*16)
 209  * If CONFIG_SYS_405_UART_ERRATA_59 and 200MHz CPU clock,
 210  * set Linux BASE_BAUD to 403200.
 211  *
 212  * Consider the OPB clock! If it get lower the BASE_BAUD must be lower to
 213  * (see 405GP datasheet for descritpion)
 214  */
 215 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK             /* external serial clock */
 216 #undef  CONFIG_SYS_405_UART_ERRATA_59           /* 405GP/CR Rev. D silicon */
 217 #define CONFIG_SYS_BASE_BAUD            921600  /* internal clock */
 218
 219 /* The following table includes the supported baudrates */
 220 #define CONFIG_SYS_BAUDRATE_TABLE  \
 221     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400}
 222
 223 #define CONFIG_SYS_LOAD_ADDR            0x1000000       /* default load address */
 224 #define CONFIG_SYS_EXTBDINFO            1       /* To use extended board_into (bd_t) */
 225
 226 /*-----------------------------------------------------------------------
 227  * IIC stuff
 228  *-----------------------------------------------------------------------
 229  */
 230 #define  CONFIG_SYS_I2C
 231 #define CONFIG_SYS_I2C_PPC4XX
 232 #define CONFIG_SYS_I2C_PPC4XX_CH0
 233
 234 #define I2C_INIT
 235 #define I2C_ACTIVE 0
 236 #define I2C_TRISTATE 0
 237
 238 #define CONFIG_SYS_I2C_PPC4XX_SPEED_0           100000
 239 #define CONFIG_SYS_I2C_PPC4XX_SLAVE_0           0x7F    /* mask valid bits */
 240
 241 #define CONFIG_RTC_DS1337
 242 #define CONFIG_SYS_I2C_RTC_ADDR 0x68
 243
 244 /*-----------------------------------------------------------------------
 245  * PCI stuff
 246  *-----------------------------------------------------------------------
 247  */
 248 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
 249 #define PCI_HOST_FORCE  1               /* configure as pci host        */
 250 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
 251
 252 #define CONFIG_PCI                      /* include pci support          */
 253 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
 254 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function     */
 255 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 256                                         /* resource configuration       */
 257
 258 /* If you want to see, whats connected to your PCI bus */
 259 /* #define CONFIG_PCI_SCAN_SHOW */
 260
 261 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x0000   /* PCI Vendor ID: to-do!!!      */
 262 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0000   /* PCI Device ID: to-do!!!      */
 263 #define CONFIG_SYS_PCI_PTM1LA   0x00000000      /* point to sdram               */
 264 #define CONFIG_SYS_PCI_PTM1MS   0x80000001      /* 2GB, enable hard-wired to 1  */
 265 #define CONFIG_SYS_PCI_PTM1PCI 0x00000000       /* Host: use this pci address   */
 266 #define CONFIG_SYS_PCI_PTM2LA   0x00000000      /* disabled                     */
 267 #define CONFIG_SYS_PCI_PTM2MS   0x00000000      /* disabled                     */
 268 #define CONFIG_SYS_PCI_PTM2PCI 0x04000000       /* Host: use this pci address   */
 269
 270 /*-----------------------------------------------------------------------
 271  * External peripheral base address
 272  *-----------------------------------------------------------------------
 273  */
 274 #if !defined(CONFIG_CMD_IDE)
 275
 276 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 277 #undef  CONFIG_IDE_RESET                /* no reset for ide supported   */
 278
 279 /*-----------------------------------------------------------------------
 280  * IDE/ATA stuff
 281  *-----------------------------------------------------------------------
 282  */
 283 #else
 284 #define CONFIG_START_IDE        1       /* check, if use IDE */
 285
 286 #undef  CONFIG_IDE_8xx_DIRECT           /* no pcmcia interface required */
 287 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 288 #undef  CONFIG_IDE_RESET                /* no reset for ide supported   */
 289
 290 #define CONFIG_ATAPI
 291 #define CONFIG_DOS_PARTITION
 292 #define CONFIG_SYS_IDE_MAXDEVICE        (CONFIG_SYS_IDE_MAXBUS*1) /* max. 1 drives per IDE bus */
 293
 294 #ifndef IDE_USES_ISA_EMULATION
 295
 296 /* New and faster access */
 297 #define CONFIG_SYS_ATA_BASE_ADDR                0x7A000000      /* start of ISA IO emulation */
 298
 299 /* How many IDE busses are available */
 300 #define CONFIG_SYS_IDE_MAXBUS           1
 301
 302 /* What IDE ports are available */
 303 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x000           /* first is available */
 304 #undef  CONFIG_SYS_ATA_IDE1_OFFSET                      /* second not available */
 305
 306 /* access to the data port is calculated:
 307    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_DATA_OFFSET + 0 */
 308 #define CONFIG_SYS_ATA_DATA_OFFSET      0x0000  /* Offset for data I/O */
 309
 310 /* access to the registers is calculated:
 311    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_REG_OFFSET + [1..7] */
 312 #define CONFIG_SYS_ATA_REG_OFFSET       0x0000  /* Offset for normal register accesses  */
 313
 314 /* access to the alternate register is calculated:
 315    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_ALT_OFFSET + 6 */
 316 #define CONFIG_SYS_ATA_ALT_OFFSET       0x008           /* Offset for alternate registers       */
 317
 318 #else /* IDE_USES_ISA_EMULATION */
 319
 320 #define CONFIG_SYS_ATA_BASE_ADDR                0x79000000      /* start of ISA IO emulation */
 321
 322 /* How many IDE busses are available */
 323 #define CONFIG_SYS_IDE_MAXBUS           1
 324
 325 /* What IDE ports are available */
 326 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x01F0  /* first is available */
 327 #undef  CONFIG_SYS_ATA_IDE1_OFFSET                              /* second not available */
 328
 329 /* access to the data port is calculated:
 330    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_DATA_OFFSET + 0 */
 331 #define CONFIG_SYS_ATA_DATA_OFFSET      0x0000  /* Offset for data I/O */
 332
 333 /* access to the registers is calculated:
 334    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_REG_OFFSET + [1..7] */
 335 #define CONFIG_SYS_ATA_REG_OFFSET       0x0000  /* Offset for normal register accesses  */
 336
 337 /* access to the alternate register is calculated:
 338    CONFIG_SYS_ATA_BASE_ADDR + CONFIG_SYS_ATA_IDE0_OFFSET + CONFIG_SYS_ATA_ALT_OFFSET + 6 */
 339 #define CONFIG_SYS_ATA_ALT_OFFSET       0x03F0          /* Offset for alternate registers       */
 340
 341 #endif /* IDE_USES_ISA_EMULATION */
 342
 343 #endif
 344
 345 /*
 346 #define CONFIG_SYS_KEY_REG_BASE_ADDR    0xF0100000
 347 #define CONFIG_SYS_IR_REG_BASE_ADDR     0xF0200000
 348 #define CONFIG_SYS_FPGA_REG_BASE_ADDR   0xF0300000
 349 */
 350
 351 /*-----------------------------------------------------------------------
 352  * Start addresses for the final memory configuration
 353  * (Set up by the startup code)
 354  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 355  *
 356  * CONFIG_SYS_FLASH_BASE   -> start address of internal flash
 357  * CONFIG_SYS_MONITOR_BASE -> start of u-boot
 358  */
 359 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 360 #define CONFIG_SYS_FLASH_BASE           0xFFE00000
 361
 362 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* Start of U-Boot      */
 363 #define CONFIG_SYS_MONITOR_LEN          (0xFFFFFFFF - CONFIG_SYS_MONITOR_BASE + 1)
 364 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 KiB for malloc() */
 365
 366 /*
 367  * For booting Linux, the board info and command line data
 368  * have to be in the first 8 MiB of memory, since this is
 369  * the maximum mapped by the Linux kernel during initialization.
 370  */
 371 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 372 /*-----------------------------------------------------------------------
 373  * FLASH organization ## FIXME: lookup in datasheet
 374  */
 375 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks           */
 376 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
 377
 378 #define CONFIG_SYS_FLASH_CFI                    /* flash is CFI compat. */
 379 #define CONFIG_FLASH_CFI_DRIVER         /* Use common CFI driver*/
 380 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector   */
 381 #define CONFIG_SYS_FLASH_QUIET_TEST     1       /* don't warn upon unknown flash*/
 382 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 383 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 384 #define CONFIG_SYS_WRITE_SWAPPED_DATA           /* swap Databytes between reading/writing */
 385
 386 #define CONFIG_ENV_IS_IN_FLASH  1
 387 #ifdef CONFIG_ENV_IS_IN_FLASH
 388 #define CONFIG_ENV_OFFSET               0x00000000  /* Offset of Environment Sector in bottom type */
 389 #define CONFIG_ENV_SIZE         0x4000      /* Total Size of Environment Sector */
 390 #define CONFIG_ENV_SECT_SIZE    0x4000      /* see README - env sector total size       */
 391
 392 /* Address and size of Redundant Environment Sector     */
 393 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET+CONFIG_ENV_SIZE)
 394 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 395
 396 #endif
 397 /* let us changing anything in our environment */
 398 #define CONFIG_ENV_OVERWRITE
 399
 400 /*
 401  * NAND-FLASH stuff
 402  */
 403 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 404 #define CONFIG_SYS_NAND_BASE            0x77D00000
 405
 406 #define CONFIG_JFFS2_NAND 1                     /* jffs2 on nand support */
 407
 408 /* No command line, one static partition */
 409 #undef  CONFIG_CMD_MTDPARTS
 410 #define CONFIG_JFFS2_DEV                "nand0"
 411 #define CONFIG_JFFS2_PART_SIZE          0x01000000
 412 #define CONFIG_JFFS2_PART_OFFSET        0x00000000
 413
 414 /*
 415  * Init Memory Controller:
 416  *
 417  */
 418
 419 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE
 420 #define FLASH_BASE1_PRELIM      0
 421
 422 /*-----------------------------------------------------------------------
 423  * Some informations about the internal SRAM (OCM=On Chip Memory)
 424  *
 425  * CONFIG_SYS_OCM_DATA_ADDR -> location
 426  * CONFIG_SYS_OCM_DATA_SIZE -> size
 427 */
 428
 429 #define CONFIG_SYS_TEMP_STACK_OCM       1
 430 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
 431 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
 432
 433 /*-----------------------------------------------------------------------
 434  * Definitions for initial stack pointer and data area (in DPRAM):
 435  * - we are using the internal 4k SRAM, so we don't need data cache mapping
 436  * - internal SRAM (OCM=On Chip Memory) is placed to CONFIG_SYS_OCM_DATA_ADDR
 437  * - Stackpointer will be located to
 438  *   (CONFIG_SYS_INIT_RAM_ADDR&0xFFFF0000) | (CONFIG_SYS_INIT_SP_OFFSET&0x0000FFFF)
 439  *   in arch/powerpc/cpu/ppc4xx/start.S
 440  */
 441
 442 #undef CONFIG_SYS_INIT_DCACHE_CS
 443 /* Where the internal SRAM starts */
 444 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR
 445 /* Where the internal SRAM ends (only offset) */
 446 #define CONFIG_SYS_INIT_RAM_SIZE        0x0F00
 447
 448 /*
 449
 450  CONFIG_SYS_INIT_RAM_ADDR ------> ------------ lower address
 451                            |          |
 452                            |  ^       |
 453                            |  |       |
 454                            |  | Stack |
 455  CONFIG_SYS_GBL_DATA_OFFSET ----> ------------
 456                            |          |
 457                            | 64 Bytes |
 458                            |          |
 459  CONFIG_SYS_INIT_RAM_SIZE  ------> ------------ higher address
 460   (offset only)
 461
 462 */
 463 #define CONFIG_SYS_GBL_DATA_OFFSET   (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 464 /* Initial value of the stack pointern in internal SRAM */
 465 #define CONFIG_SYS_INIT_SP_OFFSET    CONFIG_SYS_GBL_DATA_OFFSET
 466
 467 /* ################################################################################### */
 468 /* These defines will be used in arch/powerpc/cpu/ppc4xx/cpu_init.c to setup external chip selects  */
 469 /* They are currently undefined cause they are initiaized in board/solidcard3/init.S   */
 470
 471 /* This chip select accesses the boot device */
 472 /* It depends on boot select switch if this device is 16 or 8 bit */
 473
 474 #undef CONFIG_SYS_EBC_PB0AP
 475 #undef CONFIG_SYS_EBC_PB0CR
 476
 477 #undef CONFIG_SYS_EBC_PB1AP
 478 #undef CONFIG_SYS_EBC_PB1CR
 479
 480 #undef CONFIG_SYS_EBC_PB2AP
 481 #undef CONFIG_SYS_EBC_PB2CR
 482
 483 #undef CONFIG_SYS_EBC_PB3AP
 484 #undef CONFIG_SYS_EBC_PB3CR
 485
 486 #undef CONFIG_SYS_EBC_PB4AP
 487 #undef CONFIG_SYS_EBC_PB4CR
 488
 489 #undef CONFIG_SYS_EBC_PB5AP
 490 #undef CONFIG_SYS_EBC_PB5CR
 491
 492 #undef CONFIG_SYS_EBC_PB6AP
 493 #undef CONFIG_SYS_EBC_PB6CR
 494
 495 #undef CONFIG_SYS_EBC_PB7AP
 496 #undef CONFIG_SYS_EBC_PB7CR
 497
 498 #define CONFIG_SYS_EBC_CFG    0xb84ef000
 499
 500 #undef CONFIG_SDRAM_BANK0       /* use private SDRAM initialization */
 501 #undef CONFIG_SPD_EEPROM
 502
 503 /*
 504  * Define this to get more information about system configuration
 505  */
 506 /* #define SC3_DEBUGOUT */
 507 #undef SC3_DEBUGOUT
 508
 509 /***********************************************************************
 510  * External peripheral base address
 511  ***********************************************************************/
 512
 513 #define CONFIG_SYS_ISA_MEM_BASE_ADDRESS 0x78000000
 514 /*
 515  Die Grafik-Treiber greifen über die Adresse in diesem Macro auf den Chip zu.
 516  Das funktioniert bei deren Karten, weil sie eine PCI-Bridge benutzen, die
 517  das gleiche Mapping durchführen kann, wie der SC520 (also Aufteilen von IO-Zugriffen
 518  auf ISA- und PCI-Zyklen)
 519  */
 520 #define CONFIG_SYS_ISA_IO_BASE_ADDRESS  0xE8000000
 521 /*#define CONFIG_SYS_ISA_IO_BASE_ADDRESS  0x79000000 */
 522
 523 /************************************************************
 524  * Video support
 525  ************************************************************/
 526
 527 #ifdef USE_VGA_GRAPHICS
 528 #define CONFIG_VIDEO            /* To enable video controller support */
 529 #define CONFIG_VIDEO_CT69000
 530 #define CONFIG_CFB_CONSOLE
 531 /* #define CONFIG_VIDEO_LOGO */
 532 #define CONFIG_VGA_AS_SINGLE_DEVICE
 533 #define CONFIG_VIDEO_SW_CURSOR
 534 /* #define CONFIG_VIDEO_HW_CURSOR */
 535 #define CONFIG_VIDEO_ONBOARD    /* Video controller is on-board */
 536
 537 #define VIDEO_HW_RECTFILL
 538 #define VIDEO_HW_BITBLT
 539
 540 #endif
 541
 542 /************************************************************
 543  * Ident
 544  ************************************************************/
 545 #define CONFIG_SC3_VERSION "r1.4"
 546
 547 #define POST_OUT(x) (*((volatile unsigned char*)(0x79000080))=x)
 548
 549 #endif  /* __CONFIG_H */