include/configs/r2dplus.h

   1 #ifndef __CONFIG_H
   2 #define __CONFIG_H
   3
   4 #define __LITTLE_ENDIAN__       1
   5
   6 /* SCIF */
   7 #define CONFIG_CONS_SCIF1       1
   8
   9 /* SDRAM */
  10 #define CONFIG_SYS_SDRAM_BASE           0x8C000000
  11 #define CONFIG_SYS_SDRAM_SIZE           0x04000000
  12
  13 #define CONFIG_SYS_PBSIZE               256
  14
  15 /* Address of u-boot image in Flash */
  16 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE)
  17 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)
  18 #define CONFIG_SYS_BOOTMAPSZ            (8 * 1024 * 1024)
  19
  20 /*
  21  * NOR Flash ( Spantion S29GL256P )
  22  */
  23 #define CONFIG_SYS_FLASH_BASE           (0xA0000000)
  24 #define CONFIG_SYS_MAX_FLASH_SECT  256
  25 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
  26
  27 /*
  28  * SuperH Clock setting
  29  */
  30 #define CONFIG_SYS_PLL_SETTLING_TIME    100/* in us */
  31
  32 /*
  33  * IDE support
  34  */
  35 #define CONFIG_IDE_RESET        1
  36 #define CONFIG_SYS_PIO_MODE             1
  37 #define CONFIG_SYS_IDE_MAXBUS           1 /* IDE bus */
  38 #define CONFIG_SYS_IDE_MAXDEVICE        1
  39 #define CONFIG_SYS_ATA_BASE_ADDR        0xb4000000
  40 #define CONFIG_SYS_ATA_STRIDE           2 /* 1bit shift */
  41 #define CONFIG_SYS_ATA_DATA_OFFSET      0x1000  /* data reg offset */
  42 #define CONFIG_SYS_ATA_REG_OFFSET       0x1000  /* reg offset */
  43 #define CONFIG_SYS_ATA_ALT_OFFSET       0x800   /* alternate register offset */
  44
  45 /*
  46  * SuperH PCI Bridge Configration
  47  */
  48 #define CONFIG_SH7751_PCI
  49
  50 #endif /* __CONFIG_H */