Merge branch 'master' of git://git.denx.de/u-boot-cfi-flash
[platform/kernel/u-boot.git] / include / configs / pdm360ng.h
1 /*
2  * (C) Copyright 2009-2010
3  * Michael Weiß, ifm ecomatic gmbh, michael.weiss@ifm.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * pdm360ng board configuration file
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 #define CONFIG_PDM360NG 1
32
33 /*
34  * Memory map for the PDM360NG board:
35  *
36  * 0x0000_0000 - 0x1FFF_FFFF    DDR RAM (512 MB)
37  * 0x2000_0000 - 0x3FFF_FFFF    reserved (DDR RAM (512 MB)
38  * 0x5000_0000 - 0x5001_FFFF    SRAM (128 KB)
39  * 0x5004_0000 - 0x5005_FFFF    MRAM (CS2) (128 KB)
40  * 0x8000_0000 - 0x803F_FFFF    IMMR (4 MB)
41  * 0xF000_0000 - 0xF7FF_FFFF    NOR FLASH (CS0) (128 MB)
42  * 0xF800_0000 - 0xFFFF_FFFF    NOR FLASH (CS1) (128 MB) optional
43  */
44
45 /*
46  * High Level Configuration Options
47  */
48 #define CONFIG_E300             1       /* E300 Family */
49 #define CONFIG_MPC512X          1       /* MPC512X family */
50 #define CONFIG_FSL_DIU_FB       1       /* FSL DIU */
51
52 #define CONFIG_SYS_TEXT_BASE    0xF0000000
53
54 /* Used for silent command in environment */
55 #define CONFIG_SYS_DEVICE_NULLDEV
56 #define CONFIG_SILENT_CONSOLE
57
58 /* Video */
59 #define CONFIG_VIDEO
60
61 #if defined(CONFIG_VIDEO)
62 #define CONFIG_CFB_CONSOLE
63 #define CONFIG_VGA_AS_SINGLE_DEVICE
64 #define CONFIG_SPLASH_SCREEN
65 #define CONFIG_VIDEO_LOGO
66 #define CONFIG_VIDEO_BMP_RLE8
67 #endif
68
69 #define CONFIG_SYS_MPC512X_CLKIN        33333333        /* in Hz */
70
71 #define CONFIG_BOARD_EARLY_INIT_F       /* call board_early_init_f() */
72 #define CONFIG_MISC_INIT_R
73
74 #define CONFIG_SYS_IMMR                 0x80000000
75 #define CONFIG_SYS_DIU_ADDR             ((CONFIG_SYS_IMMR) + 0x2100)
76
77 /*
78  * DDR Setup
79  */
80
81 /* DDR is system memory */
82 #define CONFIG_SYS_DDR_BASE             0x00000000
83 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_BASE
84 #define CONFIG_SYS_MAX_RAM_SIZE         0x40000000
85
86 /* DDR pin mux and slew rate */
87 #define CONFIG_SYS_IOCTRL_MUX_DDR       0x00000012
88
89 /* Manually set all parameters as there's no SPD etc. */
90 /*
91  * DDR Controller Configuration for Micron DDR2 SDRAM MT47H128M8-3
92  *
93  * SYS_CFG:
94  *      [31:31] MDDRC Soft Reset:       Diabled
95  *      [30:30] DRAM CKE pin:           Enabled
96  *      [29:29] DRAM CLK:               Enabled
97  *      [28:28] Command Mode:           Enabled (For initialization only)
98  *      [27:25] DRAM Row Select:        dram_row[15:0] = magenta_address[25:10]
99  *      [24:21] DRAM Bank Select:       dram_bank[1:0] = magenta_address[11:10]
100  *      [20:19] Read Test:              DON'T USE
101  *      [18:18] Self Refresh:           Enabled
102  *      [17:17] 16bit Mode:             Disabled
103  *      [16:13] Read Delay:             3
104  *      [12:12] Half DQS Delay:         Disabled
105  *      [11:11] Quarter DQS Delay:      Disabled
106  *      [10:08] Write Delay:            2
107  *      [07:07] Early ODT:              Disabled
108  *      [06:06] On DIE Termination:     Enabled
109  *      [05:05] FIFO Overflow Clear:    DON'T USE here
110  *      [04:04] FIFO Underflow Clear:   DON'T USE here
111  *      [03:03] FIFO Overflow Pending:  DON'T USE here
112  *      [02:02] FIFO Underlfow Pending: DON'T USE here
113  *      [01:01] FIFO Overlfow Enabled:  Enabled
114  *      [00:00] FIFO Underflow Enabled: Enabled
115  * TIME_CFG0
116  *      [31:16] DRAM Refresh Time:      0 CSB clocks
117  *      [15:8]  DRAM Command Time:      0 CSB clocks
118  *      [07:00] DRAM Precharge Time:    0 CSB clocks
119  * TIME_CFG1
120  *      [31:26] DRAM tRFC:
121  *      [25:21] DRAM tWR1:
122  *      [20:17] DRAM tWRT1:
123  *      [16:11] DRAM tDRR:
124  *      [10:05] DRAM tRC:
125  *      [04:00] DRAM tRAS:
126  * TIME_CFG2
127  *      [31:28] DRAM tRCD:
128  *      [27:23] DRAM tFAW:
129  *      [22:19] DRAM tRTW1:
130  *      [18:15] DRAM tCCD:
131  *      [14:10] DRAM tRTP:
132  *      [09:05] DRAM tRP:
133  *      [04:00] DRAM tRPA
134  */
135 #define CONFIG_SYS_MDDRC_SYS_CFG        0xEA804A40
136 #define CONFIG_SYS_MDDRC_TIME_CFG0      0x030C3D2E
137 #define CONFIG_SYS_MDDRC_TIME_CFG1      0x68EC1168
138 #define CONFIG_SYS_MDDRC_TIME_CFG2      0x34310864
139
140 /*
141  * Alternative 1: small RAM (128 MB) configuration
142  */
143 #define CONFIG_SYS_MDDRC_SYS_CFG_ALT1   0xE8604A40
144 #define CONFIG_SYS_MDDRC_TIME_CFG0_ALT1 0x030C3D2E
145 #define CONFIG_SYS_MDDRC_TIME_CFG1_ALT1 0x3CEC1168
146 #define CONFIG_SYS_MDDRC_TIME_CFG2_ALT1 0x33310863
147
148 #define CONFIG_SYS_MDDRC_SYS_CFG_EN     0xF0000000
149
150 #define CONFIG_SYS_DDRCMD_NOP           0x01380000
151 #define CONFIG_SYS_DDRCMD_PCHG_ALL      0x01100400
152 #define CONFIG_SYS_DDRCMD_EM2           0x01020000  /* EMR2 */
153 #define CONFIG_SYS_DDRCMD_EM3           0x01030000  /* EMR3 */
154 /* EMR with 150 ohm ODT todo: verify */
155 #define CONFIG_SYS_DDRCMD_EN_DLL        0x01010040
156 #define CONFIG_SYS_DDRCMD_RES_DLL       0x01000100
157 #define CONFIG_SYS_DDRCMD_RFSH          0x01080000
158 #define CONFIG_SYS_MICRON_INIT_DEV_OP   0x01000432
159 /* EMR with 150 ohm ODT todo: verify */
160 #define CONFIG_SYS_DDRCMD_OCD_DEFAULT   0x010107C0
161 /* EMR new command with 150 ohm ODT todo: verify */
162 #define CONFIG_SYS_DDRCMD_OCD_EXIT      0x01010440
163
164 /* DDR Priority Manager Configuration */
165 #define CONFIG_SYS_MDDRCGRP_PM_CFG1     0x00077777
166 #define CONFIG_SYS_MDDRCGRP_PM_CFG2     0x00000000
167 #define CONFIG_SYS_MDDRCGRP_HIPRIO_CFG  0x00000001
168 #define CONFIG_SYS_MDDRCGRP_LUT0_MU     0xFFEEDDCC
169 #define CONFIG_SYS_MDDRCGRP_LUT0_ML     0xBBAAAAAA
170 #define CONFIG_SYS_MDDRCGRP_LUT1_MU     0x66666666
171 #define CONFIG_SYS_MDDRCGRP_LUT1_ML     0x55555555
172 #define CONFIG_SYS_MDDRCGRP_LUT2_MU     0x44444444
173 #define CONFIG_SYS_MDDRCGRP_LUT2_ML     0x44444444
174 #define CONFIG_SYS_MDDRCGRP_LUT3_MU     0x55555555
175 #define CONFIG_SYS_MDDRCGRP_LUT3_ML     0x55555558
176 #define CONFIG_SYS_MDDRCGRP_LUT4_MU     0x11111111
177 #define CONFIG_SYS_MDDRCGRP_LUT4_ML     0x11111122
178 #define CONFIG_SYS_MDDRCGRP_LUT0_AU     0xaaaaaaaa
179 #define CONFIG_SYS_MDDRCGRP_LUT0_AL     0xaaaaaaaa
180 #define CONFIG_SYS_MDDRCGRP_LUT1_AU     0x66666666
181 #define CONFIG_SYS_MDDRCGRP_LUT1_AL     0x66666666
182 #define CONFIG_SYS_MDDRCGRP_LUT2_AU     0x11111111
183 #define CONFIG_SYS_MDDRCGRP_LUT2_AL     0x11111111
184 #define CONFIG_SYS_MDDRCGRP_LUT3_AU     0x11111111
185 #define CONFIG_SYS_MDDRCGRP_LUT3_AL     0x11111111
186 #define CONFIG_SYS_MDDRCGRP_LUT4_AU     0x11111111
187 #define CONFIG_SYS_MDDRCGRP_LUT4_AL     0x11111111
188
189 /*
190  * NOR FLASH on the Local Bus
191  */
192 #define CONFIG_SYS_FLASH_CFI            /* use Common Flash Interface */
193 #define CONFIG_FLASH_CFI_DRIVER         /* use the CFI driver */
194 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
195
196 #define CONFIG_SYS_FLASH_BASE           0xF0000000 /* start of FLASH-Bank0 */
197 #define CONFIG_SYS_FLASH_SIZE           0x08000000 /* max size of a Bank */
198 /* start of FLASH-Bank1 */
199 #define CONFIG_SYS_FLASH1_BASE          (CONFIG_SYS_FLASH_BASE + \
200                                          CONFIG_SYS_FLASH_SIZE)
201 #define CONFIG_SYS_MAX_FLASH_SECT       512     /* max sectors per device */
202 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* number of banks */
203 #define CONFIG_SYS_FLASH_BANKS_LIST \
204         {CONFIG_SYS_FLASH_BASE, CONFIG_SYS_FLASH1_BASE}
205
206 #define CONFIG_SYS_SRAM_BASE            0x50000000
207 #define CONFIG_SYS_SRAM_SIZE            0x00020000      /* 128 KB */
208
209 /* ALE active low, data size 4 bytes */
210 #define CONFIG_SYS_CS0_CFG              0x05059350
211 /* ALE active low, data size 4 bytes */
212 #define CONFIG_SYS_CS1_CFG              0x05059350
213
214 #define CONFIG_SYS_MRAM_BASE            0x50040000
215 #define CONFIG_SYS_MRAM_SIZE            0x00020000
216 /* ALE active low, data size 4 bytes */
217 #define CONFIG_SYS_CS2_CFG              0x05059110
218
219 /* alt. CS timing for CS0, CS1, CS2 */
220 #define CONFIG_SYS_CS_ALETIMING         0x00000007
221
222 /*
223  * NAND FLASH
224  */
225 #define CONFIG_CMD_NAND                 /* enable NAND support */
226 #define CONFIG_NAND_MPC5121_NFC
227 #define CONFIG_SYS_NAND_BASE            0x40000000
228 #define CONFIG_SYS_MAX_NAND_DEVICE      1
229 #define CONFIG_SYS_NAND_SELECT_DEVICE   /* driver supports mutipl. chips */
230
231 /*
232  * Configuration parameters for MPC5121 NAND driver
233  */
234 #define CONFIG_FSL_NFC_WIDTH 1
235 #define CONFIG_FSL_NFC_WRITE_SIZE 2048
236 #define CONFIG_FSL_NFC_SPARE_SIZE 64
237 #define CONFIG_FSL_NFC_CHIPS CONFIG_SYS_MAX_NAND_DEVICE
238
239 /*
240  * Dynamic MTD partition support
241  */
242 #define CONFIG_CMD_MTDPARTS
243 #define CONFIG_MTD_DEVICE       /* needed for mtdparts commands */
244 #define CONFIG_FLASH_CFI_MTD
245 #define MTDIDS_DEFAULT          "nor0=f0000000.flash,nor1=f8000000.flash," \
246                                                 "nand0=MPC5121 NAND"
247
248 /*
249  * Flash layout
250  */
251 #define MTDPARTS_DEFAULT        "mtdparts=f0000000.flash:512k(u-boot)," \
252                                                 "256k(environment1),"   \
253                                                 "256k(environment2),"   \
254                                                 "256k(splash-factory)," \
255                                                 "2m(FIT: recovery),"    \
256                                                 "4608k(fs-recovery),"   \
257                                                 "256k(splash-customer),"\
258                                                 "5m(FIT: kernel+dtb),"  \
259                                                 "64m(rootfs squash)ro," \
260                                                 "51m(userfs ubi);"      \
261                                         "f8000000.flash:-(unused);"     \
262                                         "MPC5121 NAND:1024m(extended-userfs)"
263
264 /*
265  * Override partitions in device tree using info
266  * in "mtdparts" environment variable
267  */
268 #ifdef CONFIG_CMD_MTDPARTS
269 #define CONFIG_FDT_FIXUP_PARTITIONS
270 #endif
271
272 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_TEXT_BASE    /* Start of monitor */
273 #define CONFIG_SYS_MONITOR_LEN          (512 * 1024)    /* 512 kB for monitor */
274 #ifdef  CONFIG_FSL_DIU_FB
275 #define CONFIG_SYS_MALLOC_LEN           (6 * 1024 * 1024) /* for malloc */
276 #else
277 #define CONFIG_SYS_MALLOC_LEN           (512 * 1024)
278 #endif
279
280 /*
281  * Serial Port
282  */
283 #define CONFIG_CONS_INDEX     1
284
285 /*
286  * Serial console configuration
287  */
288 #define CONFIG_PSC_CONSOLE      6       /* console is on PSC6 */
289 #if CONFIG_PSC_CONSOLE != 6
290 #error CONFIG_PSC_CONSOLE must be 6
291 #endif
292
293 #define CONSOLE_FIFO_TX_SIZE    FIFOC_PSC6_TX_SIZE
294 #define CONSOLE_FIFO_TX_ADDR    FIFOC_PSC6_TX_ADDR
295 #define CONSOLE_FIFO_RX_SIZE    FIFOC_PSC6_RX_SIZE
296 #define CONSOLE_FIFO_RX_ADDR    FIFOC_PSC6_RX_ADDR
297
298 /*
299  * Used PSC UART devices
300  */
301 #define CONFIG_SERIAL_MULTI
302 #define CONFIG_SYS_PSC1
303 #define CONFIG_SYS_PSC4
304 #define CONFIG_SYS_PSC6
305
306 /*
307  * Co-processor communication parameters
308  */
309 #define CONFIG_SYS_PDM360NG_COPROC_READ_DELAY   5000
310 #define CONFIG_SYS_PDM360NG_COPROC_BAUDRATE     38400
311
312 /*
313  * I2C
314  */
315 #define CONFIG_HARD_I2C                 /* I2C with hardware support */
316 #define CONFIG_I2C_MULTI_BUS
317 #define CONFIG_I2C_CMD_TREE
318 /* I2C speed and slave address */
319 #define CONFIG_SYS_I2C_SPEED            100000
320 #define CONFIG_SYS_I2C_SLAVE            0x7F
321
322 /*
323  * EEPROM configuration
324  */
325 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2       /* 16-bit EEPROM addr */
326 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x50    /* ST AT24C01 */
327 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10      /* 10ms of delay */
328 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       4       /* 16-Byte Write Mode */
329
330 /*
331  * MAC addr in EEPROM
332  */
333 #define CONFIG_SYS_I2C_EEPROM_BUS_NUM           0
334 #define CONFIG_SYS_I2C_EEPROM_MAC_OFFSET        0x10
335 /*
336  * Enabled only to delete "ethaddr" before testing
337  * "ethaddr" setting from EEPROM
338  */
339 #define CONFIG_ENV_OVERWRITE
340
341 /*
342  * Ethernet configuration
343  */
344 #define CONFIG_MPC512x_FEC      1
345 #define CONFIG_PHY_ADDR         0x1F
346 #define CONFIG_MII              1       /* MII PHY management   */
347 #define CONFIG_FEC_AN_TIMEOUT   1
348 #define CONFIG_HAS_ETH0
349
350 /*
351  * Configure on-board RTC
352  */
353 #define CONFIG_RTC_M41T62                       /* use M41T00 rtc via i2c */
354 #define CONFIG_SYS_I2C_RTC_ADDR         0x68    /* at address 0x68      */
355
356 /*
357  * Environment
358  */
359 #define CONFIG_ENV_IS_IN_FLASH  1
360 /* This has to be a multiple of the Flash sector size */
361 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + \
362                                  CONFIG_SYS_MONITOR_LEN)
363 #define CONFIG_ENV_SIZE         0x2000
364 #define CONFIG_ENV_SECT_SIZE    0x40000         /* one sector (256K) for env */
365
366 /* Address and size of Redundant Environment Sector     */
367 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR + CONFIG_ENV_SECT_SIZE)
368 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
369
370 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
371 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
372
373 #include <config_cmd_default.h>
374
375 #define CONFIG_CMD_ASKENV
376 #define CONFIG_CMD_DATE
377 #define CONFIG_CMD_DHCP
378 #define CONFIG_CMD_EEPROM
379 #define CONFIG_CMD_I2C
380 #define CONFIG_CMD_MII
381 #define CONFIG_CMD_PING
382 #define CONFIG_CMD_REGINFO
383
384 #ifdef CONFIG_VIDEO
385 #define CONFIG_CMD_BMP
386 #endif
387
388 /*
389  * Miscellaneous configurable options
390  */
391 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
392 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address */
393 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
394
395 #ifdef CONFIG_CMD_KGDB
396         #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size */
397 #else
398         #define CONFIG_SYS_CBSIZE       256     /* Console I/O Buffer Size */
399 #endif
400
401 /* Print Buffer Size */
402 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
403 /* Max number of command args */
404 #define CONFIG_SYS_MAXARGS      16
405 /* Boot Argument Buffer Size */
406 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
407 /* Decrementer freq: 1ms ticks */
408 #define CONFIG_SYS_HZ           1000
409
410 /*
411  * For booting Linux, the board info and command line data
412  * have to be in the first 256 MB of memory, since this is
413  * the maximum mapped by the Linux kernel during initialization.
414  */
415 /* Initial Memory map for Linux */
416 #define CONFIG_SYS_BOOTMAPSZ    (256 << 20)
417
418 /* Cache Configuration */
419 #define CONFIG_SYS_DCACHE_SIZE          32768
420 #define CONFIG_SYS_CACHELINE_SIZE       32
421 #ifdef CONFIG_CMD_KGDB
422 /* log base 2 of the above value */
423 #define CONFIG_SYS_CACHELINE_SHIFT      5
424 #endif
425
426 #define CONFIG_SYS_HID0_INIT    0x000000000
427 #define CONFIG_SYS_HID0_FINAL   (HID0_ENABLE_MACHINE_CHECK | HID0_ICE)
428 #define CONFIG_SYS_HID2 HID2_HBE
429
430 #define CONFIG_HIGH_BATS        1       /* High BATs supported */
431
432 #ifdef CONFIG_CMD_KGDB
433 #define CONFIG_KGDB_BAUDRATE    230400  /* speed of kgdb serial port */
434 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
435 #endif
436
437 #ifdef CONFIG_SERIAL_MULTI
438 /* POST support */
439 #define CONFIG_POST             (CONFIG_SYS_POST_COPROC)
440 #endif
441
442 /*
443  * Environment Configuration
444  */
445 #define CONFIG_TIMESTAMP
446
447 #define CONFIG_HOSTNAME         pdm360ng
448 /* default location for tftp and bootm */
449 #define CONFIG_LOADADDR         400000
450
451 #define CONFIG_BOOTDELAY        5       /* -1 disables auto-boot */
452
453 #define CONFIG_PREBOOT  "echo;" \
454         "echo PDM360NG SAMPLE;" \
455         "echo"
456
457 #define CONFIG_BOOTCOMMAND      "run env_cont"
458
459 #define CONFIG_OF_LIBFDT        1
460 #define CONFIG_OF_BOARD_SETUP   1
461 #define CONFIG_OF_SUPPORT_OLD_DEVICE_TREES      1
462 #define CONFIG_FIT
463 #define CONFIG_FIT_VERBOSE
464
465 #define OF_CPU                  "PowerPC,5121@0"
466 #define OF_SOC_COMPAT           "fsl,mpc5121-immr"
467 #define OF_TBCLK                (bd->bi_busfreq / 4)
468 #define OF_STDOUT_PATH          "/soc@80000000/serial@11600"
469
470 /*
471  * Include common options for all mpc5121 boards
472  */
473 #include "mpc5121-common.h"
474
475 #endif  /* __CONFIG_H */