board: freescale: p1_p2_rdb_pc: Define SW macros for lower and upper NOR banks
[platform/kernel/u-boot.git] / include / configs / octeon_common.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright (C) 2019-2020
4  * Marvell <www.marvell.com>
5  */
6
7 #ifndef __OCTEON_COMMON_H__
8 #define __OCTEON_COMMON_H__
9
10 #if defined(CONFIG_RAM_OCTEON)
11 #define CONFIG_SYS_INIT_SP_OFFSET       0x20100000
12 #else
13 /* No DDR init -> run in L2 cache with limited resources */
14 #define CONFIG_SYS_INIT_SP_OFFSET       0x00180000
15 #endif
16
17 #define CONFIG_SYS_SDRAM_BASE           0xffffffff80000000
18
19 #define CONFIG_SYS_BOOTM_LEN            (64 << 20)      /* 64M */
20
21 #endif /* __OCTEON_COMMON_H__ */