include/configs/o2dnt.h

   1 /*
   2  * (C) Copyright 2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  * (easy to change)
  30  */
  31 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  32 #define CONFIG_MPC5200
  33 #define CONFIG_O2DNT            1       /* ... on O2DNT board */
  34
  35 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz */
  36
  37 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  38 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  39
  40 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  41 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  42 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  43 #endif
  44
  45 /*
  46  * Serial console configuration
  47  */
  48 #define CONFIG_PSC_CONSOLE      5       /* console is on PSC5 */
  49 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  50 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  51
  52 /*
  53  * PCI Mapping:
  54  * 0x40000000 - 0x4fffffff - PCI Memory
  55  * 0x50000000 - 0x50ffffff - PCI IO Space
  56  */
  57 #define CONFIG_PCI              1
  58 #define CONFIG_PCI_PNP          1
  59 #define CONFIG_PCI_SCAN_SHOW    1
  60
  61 #define CONFIG_PCI_MEM_BUS      0x40000000
  62 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
  63 #define CONFIG_PCI_MEM_SIZE     0x10000000
  64
  65 #define CONFIG_PCI_IO_BUS       0x50000000
  66 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
  67 #define CONFIG_PCI_IO_SIZE      0x01000000
  68
  69 #define CFG_XLB_PIPELINING      1
  70
  71 #define CONFIG_NET_MULTI        1
  72 #define CONFIG_EEPRO100         1
  73 #define CFG_RX_ETH_BUFFER       8  /* use 8 rx buffer on eepro100  */
  74 #define CONFIG_NS8382X          1
  75
  76 #define ADD_PCI_CMD             CFG_CMD_PCI
  77
  78 /* Partitions */
  79 #define CONFIG_MAC_PARTITION
  80 #define CONFIG_DOS_PARTITION
  81 #define CONFIG_ISO_PARTITION
  82
  83 #define CONFIG_TIMESTAMP        /* Print image info with timestamp */
  84
  85 /*
  86  * Supported commands
  87  */
  88 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL | \
  89                                 CFG_CMD_EEPROM  | \
  90                                 CFG_CMD_FAT     | \
  91                                 CFG_CMD_I2C     | \
  92                                 CFG_CMD_NFS     | \
  93                                 CFG_CMD_SNTP    | \
  94                                 CFG_CMD_MII     | \
  95                                 CFG_CMD_PING    | \
  96                                 ADD_PCI_CMD     )
  97
  98 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  99 #include <cmd_confdefs.h>
 100
 101 #if (TEXT_BASE == 0xFF000000)           /* Boot low with 16 MB Flash */
 102 #   define CFG_LOWBOOT          1
 103 #else
 104 #   error "TEXT_BASE must be 0xFF000000"
 105 #endif
 106
 107 /*
 108  * Autobooting
 109  */
 110 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
 111
 112 #define CONFIG_PREBOOT  "echo;" \
 113         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 114         "echo"
 115
 116 #undef  CONFIG_BOOTARGS
 117
 118 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 119         "netdev=eth0\0"                                                 \
 120         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 121                 "nfsroot=$(serverip):$(rootpath)\0"                     \
 122         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 123         "addip=setenv bootargs $(bootargs) "                            \
 124                 "ip=$(ipaddr):$(serverip):$(gatewayip):$(netmask)"      \
 125                 ":$(hostname):$(netdev):off panic=1\0"                  \
 126         "flash_nfs=run nfsargs addip;"                                  \
 127                 "bootm $(kernel_addr)\0"                                \
 128         "flash_self=run ramargs addip;"                                 \
 129                 "bootm $(kernel_addr) $(ramdisk_addr)\0"                \
 130         "net_nfs=tftp 200000 $(bootfile);run nfsargs addip;bootm\0"     \
 131         "rootpath=/opt/eldk/ppc_82xx\0"                                 \
 132         "bootfile=/tftpboot/MPC5200/uImage\0"                           \
 133         ""
 134
 135 #define CONFIG_BOOTCOMMAND      "run flash_self"
 136
 137 #if defined(CONFIG_MPC5200)
 138 /*
 139  * IPB Bus clocking configuration.
 140  */
 141 #undef CFG_IPBSPEED_133                 /* define for 133MHz speed */
 142 #endif
 143 /*
 144  * I2C configuration
 145  */
 146 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 147 #define CFG_I2C_MODULE          1       /* Select I2C module #1 or #2 */
 148
 149 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 150 #define CFG_I2C_SLAVE           0x7F
 151
 152 /*
 153  * EEPROM configuration:
 154  *
 155  * O2DNT board is equiped with Ramtron FRAM device FM24CL16
 156  * 16 Kib Ferroelectric Nonvolatile serial RAM memory
 157  * organized as 2048 x 8 bits and addressable as eight I2C devices
 158  * 0x50 ... 0x57 each 256 bytes in size
 159  *
 160  */
 161 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
 162 #define CFG_I2C_EEPROM_ADDR_LEN         1
 163 #define CFG_EEPROM_PAGE_WRITE_BITS      3
 164 /*
 165  * There is no write delay with FRAM, write operations are performed at bus
 166  * speed. Thus, no status polling or write delay is needed.
 167  */
 168 /*#define CFG_EEPROM_PAGE_WRITE_DELAY_MS        70*/
 169
 170
 171 /*
 172  * Flash configuration
 173  */
 174 #define CFG_FLASH_BASE          0xFF000000
 175 #define CFG_FLASH_SIZE          0x01000000
 176 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00040000)
 177
 178 #define CFG_MAX_FLASH_BANKS     1       /* max num of memory banks      */
 179 #define CFG_MAX_FLASH_SECT      128     /* max num of sects on one chip */
 180
 181 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 182 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 183 #define CFG_FLASH_UNLOCK_TOUT   10000   /* Timeout for Flash Clear Lock Bits (in ms) */
 184 #define CFG_FLASH_PROTECTION            /* "Real" (hardware) sectors protection */
 185
 186 /*
 187  * Environment settings
 188  */
 189 #define CFG_ENV_IS_IN_FLASH     1
 190 #define CFG_ENV_SIZE            0x20000
 191 #define CFG_ENV_SECT_SIZE       0x20000
 192 #define CONFIG_ENV_OVERWRITE    1
 193
 194 /*
 195  * Memory map
 196  */
 197 #define CFG_MBAR                0xF0000000
 198 #define CFG_SDRAM_BASE          0x00000000
 199 #define CFG_DEFAULT_MBAR        0x80000000
 200
 201 /* Use SRAM until RAM will be available */
 202 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 203 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE       /* End of used area in DPRAM */
 204
 205
 206 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 207 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 208 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 209
 210 #define CFG_MONITOR_BASE        TEXT_BASE
 211 #define CFG_MONITOR_LEN         (192 << 10)     /* Reserve 192 kB for Monitor   */
 212 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 213 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 214
 215 /*
 216  * Ethernet configuration
 217  */
 218 #define CONFIG_MPC5xxx_FEC      1
 219 /*
 220  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
 221  */
 222 /* #define CONFIG_FEC_10MBIT 1 */
 223 #define CONFIG_PHY_ADDR         0x00
 224
 225 /*
 226  * GPIO configuration
 227  */
 228 //#define CFG_GPS_PORT_CONFIG   0x10002004
 229 #define CFG_GPS_PORT_CONFIG     0x00002004 //no CAN
 230
 231 /*
 232  * Miscellaneous configurable options
 233  */
 234 #define CFG_LONGHELP                    /* undef to save memory     */
 235 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 236
 237 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 238 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 239 #else
 240 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 241 #endif
 242 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size */
 243 #define CFG_MAXARGS             16              /* max number of command args   */
 244 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 245
 246 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 247 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 248
 249 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 250
 251 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 252
 253 /*
 254  * Various low-level settings
 255  */
 256 #if defined(CONFIG_MPC5200)
 257 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 258 #define CFG_HID0_FINAL          HID0_ICE
 259 #else
 260 #define CFG_HID0_INIT           0
 261 #define CFG_HID0_FINAL          0
 262 #endif
 263
 264 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 265 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 266 #define CFG_BOOTCS_CFG          0x00047801
 267 #define CFG_CS0_START           CFG_FLASH_BASE
 268 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 269
 270 #define CFG_CS_BURST            0x00000000
 271 #define CFG_CS_DEADCYCLE        0x33333333
 272
 273 #define CFG_RESET_ADDRESS       0xff000000
 274
 275 #endif /* __CONFIG_H */