include/configs/mx53cx9020.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2015  Beckhoff Automation GmbH & Co. KG
   4  * Patrick Bruenn <p.bruenn@beckhoff.com>
   5  *
   6  * Configuration settings for Beckhoff CX9020.
   7  *
   8  * Based on Freescale's Linux i.MX mx53loco.h file:
   9  * Copyright (C) 2010-2011 Freescale Semiconductor.
  10  */
  11
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 #include <asm/arch/imx-regs.h>
  16
  17 #define CONFIG_SYS_FSL_CLK
  18
  19 #define CONFIG_MXC_UART_BASE UART2_BASE
  20
  21 #define CONFIG_FPGA_COUNT 1
  22
  23 /* MMC Configs */
  24 #define CONFIG_SYS_FSL_ESDHC_ADDR       0
  25 #define CONFIG_SYS_FSL_ESDHC_NUM        2
  26
  27 /* bootz: zImage/initrd.img support */
  28
  29
  30 /* USB Configs */
  31 #define CONFIG_MXC_USB_PORT     1
  32 #define CONFIG_MXC_USB_PORTSC   (PORT_PTS_UTMI | PORT_PTS_PTW)
  33 #define CONFIG_MXC_USB_FLAGS    0
  34
  35 /* Command definition */
  36
  37 #define BOOT_TARGET_DEVICES(func) \
  38         func(MMC, mmc, 0) \
  39         func(MMC, mmc, 1) \
  40         func(USB, usb, 0) \
  41         func(PXE, pxe, na)
  42
  43 #include <config_distro_bootcmd.h>
  44
  45 #define CONFIG_EXTRA_ENV_SETTINGS \
  46         "fdt_addr_r=0x75000000\0" \
  47         "pxefile_addr_r=0x73000000\0" \
  48         "scriptaddr=0x74000000\0" \
  49         "ramdisk_addr_r=0x80000000\0" \
  50         "kernel_addr_r=0x72000000\0"  \
  51         "fdt_high=0xffffffff\0" \
  52         "console=ttymxc1,115200\0" \
  53         "stdin=serial\0" \
  54         "stdout=serial,vidconsole\0" \
  55         "stderr=serial,vidconsole\0" \
  56         "fdtfile=imx53-cx9020.dtb\0" \
  57         BOOTENV
  58
  59 #define CONFIG_ARP_TIMEOUT      200UL
  60
  61 /* Miscellaneous configurable options */
  62 #define CONFIG_SYS_CBSIZE               512     /* Console I/O Buffer Size */
  63
  64 /* Physical Memory Map */
  65 #define PHYS_SDRAM_1                    CSD0_BASE_ADDR
  66 #define PHYS_SDRAM_1_SIZE               (gd->bd->bi_dram[0].size)
  67 #define PHYS_SDRAM_2                    CSD1_BASE_ADDR
  68 #define PHYS_SDRAM_2_SIZE               (gd->bd->bi_dram[1].size)
  69 #define PHYS_SDRAM_SIZE                 (gd->ram_size)
  70
  71 #define CONFIG_SYS_SDRAM_BASE           (PHYS_SDRAM_1)
  72 #define CONFIG_SYS_INIT_RAM_ADDR        (IRAM_BASE_ADDR)
  73 #define CONFIG_SYS_INIT_RAM_SIZE        (IRAM_SIZE)
  74
  75 #define CONFIG_SYS_INIT_SP_OFFSET \
  76         (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
  77 #define CONFIG_SYS_INIT_SP_ADDR \
  78         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_SP_OFFSET)
  79
  80 /* environment organization */
  81
  82 /* Framebuffer and LCD */
  83 #define CONFIG_IMX_VIDEO_SKIP
  84
  85 #endif /* __CONFIG_H */