include/configs/ml401.h

   1 /*
   2  * (C) Copyright 2007 Michal Simek
   3  *
   4  * Michal SIMEK <monstr@monstr.eu>
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 #include "../board/xilinx/ml401/xparameters.h"
  29
  30 #define CONFIG_MICROBLAZE       1       /* MicroBlaze CPU */
  31 #define MICROBLAZE_V5           1
  32 #define CONFIG_ML401            1       /* ML401 Board */
  33
  34 /* uart */
  35 #define CONFIG_XILINX_UARTLITE
  36 #define CONFIG_SERIAL_BASE      XILINX_UART_BASEADDR
  37 #define CONFIG_BAUDRATE         XILINX_UART_BAUDRATE
  38 #define CFG_BAUDRATE_TABLE      { CONFIG_BAUDRATE }
  39
  40 /* setting reset address */
  41 /*#define       CFG_RESET_ADDRESS       TEXT_BASE*/
  42
  43 /* ethernet */
  44 #define CONFIG_EMACLITE         1
  45 #define XPAR_EMAC_0_DEVICE_ID   XPAR_OPB_ETHERNET_0_DEVICE_ID
  46
  47 /* gpio */
  48 #define CFG_GPIO_0              1
  49 #define CFG_GPIO_0_ADDR         XILINX_GPIO_BASEADDR
  50
  51 /* interrupt controller */
  52 #define CFG_INTC_0              1
  53 #define CFG_INTC_0_ADDR         XILINX_INTC_BASEADDR
  54 #define CFG_INTC_0_NUM          XILINX_INTC_NUM_INTR_INPUTS
  55
  56 /* timer */
  57 #define CFG_TIMER_0             1
  58 #define CFG_TIMER_0_ADDR        XILINX_TIMER_BASEADDR
  59 #define CFG_TIMER_0_IRQ         XILINX_TIMER_IRQ
  60 #define FREQUENCE               XILINX_CLOCK_FREQ
  61 #define CFG_TIMER_0_PRELOAD     ( FREQUENCE/1000 )
  62 #define CONFIG_XILINX_CLOCK_FREQ        XILINX_CLOCK_FREQ
  63
  64 /* FSL */
  65 #define CFG_FSL_2
  66 #define FSL_INTR_2      1
  67
  68 /*
  69  * memory layout - Example
  70  * TEXT_BASE = 0x1200_0000;
  71  * CFG_SRAM_BASE = 0x1000_0000;
  72  * CFG_SRAM_SIZE = 0x0400_0000;
  73  *
  74  * CFG_GBL_DATA_OFFSET = 0x1000_0000 + 0x0400_0000 - 0x1000 = 0x13FF_F000
  75  * CFG_MONITOR_BASE = 0x13FF_F000 - 0x40000 = 0x13FB_F000
  76  * CFG_MALLOC_BASE = 0x13FB_F000 - 0x40000 = 0x13F7_F000
  77  *
  78  * 0x1000_0000  CFG_SDRAM_BASE
  79  *                                      FREE
  80  * 0x1200_0000  TEXT_BASE
  81  *              U-BOOT code
  82  * 0x1202_0000
  83  *                                      FREE
  84  *
  85  *                                      STACK
  86  * 0x13F7_F000  CFG_MALLOC_BASE
  87  *                                      MALLOC_AREA     256kB   Alloc
  88  * 0x11FB_F000  CFG_MONITOR_BASE
  89  *                                      MONITOR_CODE    256kB   Env
  90  * 0x13FF_F000  CFG_GBL_DATA_OFFSET
  91  *                                      GLOBAL_DATA     4kB     bd, gd
  92  * 0x1400_0000  CFG_SDRAM_BASE + CFG_SDRAM_SIZE
  93  */
  94
  95 /* ddr sdram - main memory */
  96 #define CFG_SDRAM_BASE          XILINX_RAM_START
  97 #define CFG_SDRAM_SIZE          XILINX_RAM_SIZE
  98 #define CFG_MEMTEST_START       CFG_SDRAM_BASE
  99 #define CFG_MEMTEST_END         (CFG_SDRAM_BASE + 0x1000)
 100
 101 /* global pointer */
 102 #define CFG_GBL_DATA_SIZE       0x1000  /* size of global data */
 103 /* start of global data */
 104 #define CFG_GBL_DATA_OFFSET     (CFG_SDRAM_BASE + CFG_SDRAM_SIZE - CFG_GBL_DATA_SIZE)
 105
 106 /* monitor code */
 107 #define SIZE                    0x40000
 108 #define CFG_MONITOR_LEN         SIZE
 109 #define CFG_MONITOR_BASE        (CFG_GBL_DATA_OFFSET - CFG_MONITOR_LEN)
 110 #define CFG_MONITOR_END         (CFG_MONITOR_BASE + CFG_MONITOR_LEN)
 111 #define CFG_MALLOC_LEN          SIZE
 112 #define CFG_MALLOC_BASE         (CFG_MONITOR_BASE - CFG_MALLOC_LEN)
 113
 114 /* stack */
 115 #define CFG_INIT_SP_OFFSET      CFG_MONITOR_BASE
 116
 117 /*#define       RAMENV */
 118 #define FLASH
 119
 120 #ifdef FLASH
 121         #define CFG_FLASH_BASE          XILINX_FLASH_START
 122         #define CFG_FLASH_SIZE          XILINX_FLASH_SIZE
 123         #define CFG_FLASH_CFI           1
 124         #define CFG_FLASH_CFI_DRIVER    1
 125         #define CFG_FLASH_EMPTY_INFO    1       /* ?empty sector */
 126         #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks */
 127         #define CFG_MAX_FLASH_SECT      128     /* max number of sectors on one chip */
 128         #define CFG_FLASH_PROTECTION            /* hardware flash protection */
 129
 130         #ifdef  RAMENV
 131                 #define CFG_ENV_IS_NOWHERE      1
 132                 #define CFG_ENV_SIZE            0x1000
 133                 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE - CFG_ENV_SIZE)
 134
 135         #else   /* !RAMENV */
 136                 #define CFG_ENV_IS_IN_FLASH     1
 137                 #define CFG_ENV_ADDR            0x40000
 138                 #define CFG_ENV_SECT_SIZE       0x40000 /* 256K(one sector) for env */
 139                 #define CFG_ENV_SIZE            0x2000
 140         #endif /* !RAMBOOT */
 141 #else /* !FLASH */
 142         /* ENV in RAM */
 143         #define CFG_NO_FLASH            1
 144         #define CFG_ENV_IS_NOWHERE      1
 145         #define CFG_ENV_SIZE            0x1000
 146         #define CFG_ENV_ADDR            (CFG_MONITOR_BASE - CFG_ENV_SIZE)
 147         #define CFG_FLASH_PROTECTION            /* hardware flash protection */
 148 #endif /* !FLASH */
 149
 150 /* system ace */
 151 #ifdef XILINX_SYSACE_BASEADDR
 152         #define CONFIG_SYSTEMACE
 153         /* #define DEBUG_SYSTEMACE */
 154         #define SYSTEMACE_CONFIG_FPGA
 155         #define CFG_SYSTEMACE_BASE      XILINX_SYSACE_BASEADDR
 156         #define CFG_SYSTEMACE_WIDTH     XILINX_SYSACE_MEM_WIDTH
 157         #define CONFIG_DOS_PARTITION
 158 #endif
 159
 160 /*
 161  * BOOTP options
 162  */
 163 #define CONFIG_BOOTP_BOOTFILESIZE
 164 #define CONFIG_BOOTP_BOOTPATH
 165 #define CONFIG_BOOTP_GATEWAY
 166 #define CONFIG_BOOTP_HOSTNAME
 167
 168 /*
 169  * Command line configuration.
 170  */
 171 #include <config_cmd_default.h>
 172
 173 #define CONFIG_CMD_ASKENV
 174 #define CONFIG_CMD_CACHE
 175 #define CONFIG_CMD_IRQ
 176 #define CONFIG_CMD_MFSL
 177 #define CONFIG_CMD_PING
 178
 179 #if defined(CONFIG_SYSTEMACE)
 180         #define CONFIG_CMD_EXT2
 181         #define CONFIG_CMD_FAT
 182 #endif
 183
 184 #if defined(FLASH)
 185         #define CONFIG_CMD_ECHO
 186         #define CONFIG_CMD_FLASH
 187         #define CONFIG_CMD_IMLS
 188         #define CONFIG_CMD_JFFS2
 189
 190         #if !defined(RAMENV)
 191                 #define CONFIG_CMD_ENV
 192                 #define CONFIG_CMD_SAVES
 193         #endif
 194 #else
 195         #undef CONFIG_CMD_FLASH
 196 #endif
 197
 198 #if defined(CONFIG_CMD_JFFS2)
 199 /* JFFS2 partitions */
 200 #define CONFIG_JFFS2_CMDLINE    /* mtdparts command line support */
 201 #define MTDIDS_DEFAULT          "nor0=ml401-0"
 202
 203 /* default mtd partition table */
 204 #define MTDPARTS_DEFAULT        "mtdparts=ml401-0:256k(u-boot),"\
 205                                 "256k(env),3m(kernel),1m(romfs),"\
 206                                 "1m(cramfs),-(jffs2)"
 207 #endif
 208
 209 /* Miscellaneous configurable options */
 210 #define CFG_PROMPT      "U-Boot-mONStR> "
 211 #define CFG_CBSIZE      512     /* size of console buffer */
 212 #define CFG_PBSIZE      (CFG_CBSIZE + sizeof(CFG_PROMPT) + 16) /* print buffer size */
 213 #define CFG_MAXARGS     15      /* max number of command args */
 214 #define CFG_LONGHELP
 215 #define CFG_LOAD_ADDR   0x12000000 /* default load address */
 216
 217 #define CONFIG_BOOTDELAY        30
 218 #define CONFIG_BOOTARGS         "root=romfs"
 219 #define CONFIG_HOSTNAME         "ml401"
 220 #define CONFIG_BOOTCOMMAND      "base 0;tftp 11000000 image.img;bootm"
 221 #define CONFIG_IPADDR           192.168.0.3
 222 #define CONFIG_SERVERIP         192.168.0.5
 223 #define CONFIG_GATEWAYIP        192.168.0.1
 224 #define CONFIG_ETHADDR          00:E0:0C:00:00:FD
 225
 226 /* architecture dependent code */
 227 #define CFG_USR_EXCEP   /* user exception */
 228 #define CFG_HZ  1000
 229
 230 #define CONFIG_PREBOOT          "echo U-BOOT for ML401;setenv preboot;echo"
 231
 232 #define CONFIG_EXTRA_ENV_SETTINGS       "unlock=yes\0" /* hardware flash protection */\
 233                                         "nor0=ml401-0\0"\
 234                                         "mtdparts=mtdparts=ml401-0:"\
 235                                         "256k(u-boot),256k(env),3m(kernel),"\
 236                                         "1m(romfs),1m(cramfs),-(jffs2)\0"
 237
 238 #endif  /* __CONFIG_H */