include/configs/mgsuvd.h

   1 /*
   2  * (C) Copyright 2007
   3  * Heiko Schocher, DENX Software Engineering, hs@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * board/config.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_MPC866           1       /* This is a MPC866 CPU         */
  37 #define CONFIG_MGSUVD           1       /* ...on a mgsuvd board */
  38 #define CONFIG_HOSTNAME         mgsuvd
  39
  40 /* include common defines/options for all Keymile boards */
  41 #include "keymile-common.h"
  42
  43 #define CONFIG_8xx_GCLK_FREQ            66000000
  44
  45 #define CONFIG_SYS_SMC_UCODE_PATCH      1       /* Relocate SMC1 */
  46 #define CONFIG_SYS_SMC_DPMEM_OFFSET     0x1fc0
  47 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
  48 #define CONFIG_SYS_SMC_RXBUFLEN 128
  49 #define CONFIG_SYS_MAXIDLE      10
  50
  51 #define CONFIG_SYS_CPM_BOOTCOUNT_ADDR   0x1eb0  /* In case of SMC relocation, the
  52                                          * default value is not working */
  53
  54 #define BOOTFLASH_START F0000000
  55 #define CONFIG_PRAM     512     /* protected RAM [KBytes] */
  56
  57 #define CONFIG_PREBOOT  "echo;" \
  58         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
  59         "echo"
  60
  61 #define CONFIG_EXTRA_ENV_SETTINGS                                               \
  62         "netdev=eth0\0"                                                         \
  63         "addcons=setenv bootargs ${bootargs} console=ttyCPM0,${baudrate}\0"     \
  64         "nfsargs=setenv bootargs root=/dev/nfs rw "                             \
  65                 "nfsroot=${serverip}:${rootpath}\0"                             \
  66         "ramargs=setenv bootargs root=/dev/ram rw\0"                            \
  67         "addip=setenv bootargs ${bootargs} "                                    \
  68                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"              \
  69                 ":${hostname}:${netdev}:off panic=1\0"                          \
  70         "flash_nfs=run nfsargs addip;"                                          \
  71                 "bootm ${kernel_addr}\0"                                        \
  72         "flash_self=run ramargs addip;"                                         \
  73                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                        \
  74         "net_nfs=tftp ${kernel_addr} ${bootfile}; "                             \
  75                 "tftp ${fdt_addr} ${fdt_file}; run nfsargs addip addcons;"      \
  76                 "bootm ${kernel_addr} - ${fdt_addr}\0"                          \
  77         "rootpath=/opt/eldk/ppc_8xx\0"                                          \
  78         "bootfile=/tftpboot/mgsuvd/uImage\0"                                    \
  79         "fdt_addr=400000\0"                                                     \
  80         "kernel_addr=200000\0"                                                  \
  81         "fdt_file=/tftpboot/mgsuvd/mgsuvd.dtb\0"                                \
  82         "load=tftp 200000 ${u-boot}\0"                                          \
  83         "update=protect off f0000000 +${filesize};"                             \
  84                 "erase f0000000 +${filesize};"                                  \
  85                 "cp.b 200000 f0000000 ${filesize};"                             \
  86                 "protect on f0000000 +${filesize}\0"                            \
  87         ""
  88
  89 #undef CONFIG_RTC_MPC8xx                /* MPC866 does not support RTC  */
  90
  91 #define CONFIG_TIMESTAMP                /* but print image timestmps    */
  92
  93 /*
  94  * Low Level Configuration Settings
  95  * (address mappings, register initial values, etc.)
  96  * You should know what you are doing if you make changes here.
  97  */
  98 /*-----------------------------------------------------------------------
  99  * Internal Memory Mapped Register
 100  */
 101 #define CONFIG_SYS_IMMR         0xFFF00000
 102
 103 /*-----------------------------------------------------------------------
 104  * Definitions for initial stack pointer and data area (in DPRAM)
 105  */
 106 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
 107 #define CONFIG_SYS_INIT_RAM_END 0x2F00  /* End of used area in DPRAM    */
 108 #define CONFIG_SYS_GBL_DATA_SIZE        64  /* size in bytes reserved for initial data */
 109 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
 110 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 111
 112 /*-----------------------------------------------------------------------
 113  * Start addresses for the final memory configuration
 114  * (Set up by the startup code)
 115  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 116  */
 117 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 118 #define CONFIG_SYS_FLASH_BASE           0xf0000000
 119 #define CONFIG_SYS_MONITOR_LEN          (384 << 10)     /* Reserve 384 kB for Monitor   */
 120 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 121 #define CONFIG_SYS_MALLOC_LEN           (256 << 10)     /* Reserve 256 kB for malloc()  */
 122
 123 /*
 124  * For booting Linux, the board info and command line data
 125  * have to be in the first 8 MB of memory, since this is
 126  * the maximum mapped by the Linux kernel during initialization.
 127  */
 128 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 129
 130 /*-----------------------------------------------------------------------
 131  * FLASH organization
 132  */
 133 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
 134 #define CONFIG_SYS_FLASH_SIZE           32
 135 #define CONFIG_SYS_FLASH_CFI
 136 #define CONFIG_FLASH_CFI_DRIVER
 137 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max num of sects on one chip */
 138
 139
 140 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 141 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 142
 143 #define CONFIG_ENV_IS_IN_FLASH  1
 144 #define CONFIG_ENV_OFFSET       CONFIG_SYS_MONITOR_LEN
 145 #define CONFIG_ENV_SIZE         0x04000 /* Total Size of Environment Sector     */
 146 #define CONFIG_ENV_SECT_SIZE    0x20000 /* Total Size of Environment Sector     */
 147
 148 /* Address and size of Redundant Environment Sector     */
 149 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET+CONFIG_ENV_SECT_SIZE)
 150 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 151 #define CONFIG_ENV_BUFFER_PRINT         1
 152
 153 /*-----------------------------------------------------------------------
 154  * Cache Configuration
 155  */
 156 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
 157 #if defined(CONFIG_CMD_KGDB)
 158 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value        */
 159 #endif
 160
 161 /*-----------------------------------------------------------------------
 162  * SYPCR - System Protection Control                            11-9
 163  * SYPCR can only be written once after reset!
 164  *-----------------------------------------------------------------------
 165  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 166  */
 167 #define CONFIG_SYS_SYPCR        0xffffff89
 168
 169 /*-----------------------------------------------------------------------
 170  * SIUMCR - SIU Module Configuration                            11-6
 171  *-----------------------------------------------------------------------
 172  */
 173 #define CONFIG_SYS_SIUMCR       0x00610480
 174
 175 /*-----------------------------------------------------------------------
 176  * TBSCR - Time Base Status and Control                         11-26
 177  *-----------------------------------------------------------------------
 178  * Clear Reference Interrupt Status, Timebase freezing enabled
 179  */
 180 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 181
 182 /*-----------------------------------------------------------------------
 183  * PISCR - Periodic Interrupt Status and Control                11-31
 184  *-----------------------------------------------------------------------
 185  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 186  */
 187 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
 188
 189 /*-----------------------------------------------------------------------
 190  * SCCR - System Clock and reset Control Register               15-27
 191  *-----------------------------------------------------------------------
 192  * Set clock output, timebase and RTC source and divider,
 193  * power management and some other internal clocks
 194  */
 195 #define SCCR_MASK       0x01800000
 196 #define CONFIG_SYS_SCCR 0x01800000
 197
 198 #define CONFIG_SYS_DER 0
 199
 200 /*
 201  * Init Memory Controller:
 202  *
 203  * BR0/1 and OR0/1 (FLASH)
 204  */
 205
 206 #define FLASH_BASE0_PRELIM      0xf0000000      /* FLASH bank #0        */
 207
 208 /* used to re-map FLASH both when starting from SRAM or FLASH:
 209  * restrict access enough to keep SRAM working (if any)
 210  * but not too much to meddle with FLASH accesses
 211  */
 212 #define CONFIG_SYS_REMAP_OR_AM          0x80000000      /* OR addr mask */
 213 #define CONFIG_SYS_PRELIM_OR_AM 0xE0000000      /* OR addr mask */
 214
 215 /*
 216  * FLASH timing: Default value of OR0 after reset
 217  */
 218 #define CONFIG_SYS_OR0_PRELIM   0xfe000954
 219 #define CONFIG_SYS_BR0_PRELIM   0xf0000401
 220
 221 /*
 222  * BR1 and OR1 (SDRAM)
 223  *
 224  */
 225 #define SDRAM_BASE1_PRELIM      0x00000000      /* SDRAM bank #0        */
 226 #define SDRAM_MAX_SIZE          (64 << 20)      /* max 64 MB per bank   */
 227
 228 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
 229 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000A00
 230
 231 #define CONFIG_SYS_OR1_PRELIM   0xfc000800
 232 #define CONFIG_SYS_BR1_PRELIM   (0x000000C0 | 0x01)
 233
 234 #define CONFIG_SYS_MPTPR        0x0200
 235 /* PTB=16, AMB=001, FIXME 1 RAS precharge cycles, 1 READ loop cycle (not used),
 236    1 Write loop Cycle (not used), 1 Timer Loop Cycle */
 237 #define CONFIG_SYS_MBMR 0x10964111
 238 #define CONFIG_SYS_MAR          0x00000088
 239
 240 /*
 241  * 4096 Rows from SDRAM example configuration
 242  * 1000 factor s -> ms
 243  * 64   PTP (pre-divider from MPTPR) from SDRAM example configuration
 244  * 4    Number of refresh cycles per period
 245  * 64   Refresh cycle in ms per number of rows
 246  */
 247 #define CONFIG_SYS_PTA_PER_CLK  ((4096 * 64 * 1000) / (4 * 64))
 248
 249 /* GPIO/PIGGY on CS3 initialization values
 250 */
 251 #define CONFIG_SYS_PIGGY_BASE   (0x30000000)
 252 #define CONFIG_SYS_OR3_PRELIM   (0xfe000d24)
 253 #define CONFIG_SYS_BR3_PRELIM   (0x30000401)
 254
 255 /*
 256  * Internal Definitions
 257  *
 258  * Boot Flags
 259  */
 260 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 261 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 262
 263 #define CONFIG_SCC3_ENET
 264 #define CONFIG_ETHPRIME         "SCC ETHERNET"
 265 #define CONFIG_HAS_ETH0
 266
 267 /* pass open firmware flat tree */
 268 #define CONFIG_OF_LIBFDT        1
 269 #define CONFIG_OF_BOARD_SETUP   1
 270
 271 #define OF_STDOUT_PATH          "/soc/cpm/serial@a80"
 272
 273 /* enable I2C and select the hardware/software driver */
 274 #undef  CONFIG_HARD_I2C                 /* I2C with hardware support    */
 275 #define CONFIG_SOFT_I2C         1       /* I2C bit-banged               */
 276 #define CONFIG_SYS_I2C_SPEED            50000   /* I2C speed and slave address  */
 277 #define CONFIG_SYS_I2C_SLAVE            0x7F
 278 #define I2C_SOFT_DECLARATIONS
 279
 280 /*
 281  * Software (bit-bang) I2C driver configuration
 282  */
 283 #define I2C_BASE_DIR    ((u16 *)(CONFIG_SYS_PIGGY_BASE + 0x04))
 284 #define I2C_BASE_PORT   ((u8 *)(CONFIG_SYS_PIGGY_BASE + 0x09))
 285
 286 #define SDA_BIT         0x40
 287 #define SCL_BIT         0x80
 288 #define SDA_CONF        0x1000
 289 #define SCL_CONF        0x2000
 290
 291 #define I2C_ACTIVE      do {} while (0)
 292 #define I2C_TRISTATE    do {} while (0)
 293 #define I2C_READ        ((in_8(I2C_BASE_PORT) & SDA_BIT) == SDA_BIT)
 294 #define I2C_SDA(bit)    if(bit) { \
 295                                 clrbits(be16, I2C_BASE_DIR, SDA_CONF); \
 296                         } else { \
 297                                 clrbits(8, I2C_BASE_PORT, SDA_BIT); \
 298                                 setbits(be16, I2C_BASE_DIR, SDA_CONF); \
 299                         }
 300 #define I2C_SCL(bit)    if(bit) { \
 301                                 clrbits(be16, I2C_BASE_DIR, SCL_CONF); \
 302                         } else { \
 303                                 clrbits(8, I2C_BASE_PORT, SCL_BIT); \
 304                                 setbits(be16, I2C_BASE_DIR, SCL_CONF); \
 305                         }
 306 #define I2C_DELAY       udelay(50)      /* 1/4 I2C clock duration */
 307
 308 #define CONFIG_I2C_MULTI_BUS    1
 309 #define CONFIG_I2C_CMD_TREE     1
 310 #define CONFIG_SYS_MAX_I2C_BUS          2
 311 #define CONFIG_SYS_I2C_INIT_BOARD       1
 312 #define CONFIG_I2C_MUX          1
 313
 314 /* EEprom support */
 315 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  1
 316 #define CONFIG_SYS_I2C_MULTI_EEPROMS    1
 317 #define CONFIG_SYS_EEPROM_PAGE_WRITE_ENABLE
 318 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3
 319 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10
 320
 321 /* Support the IVM EEprom */
 322 #define CONFIG_SYS_IVM_EEPROM_ADR       0x50
 323 #define CONFIG_SYS_IVM_EEPROM_MAX_LEN   0x400
 324 #define CONFIG_SYS_IVM_EEPROM_PAGE_LEN  0x100
 325
 326 /* I2C SYSMON (LM75, AD7414 is almost compatible)                       */
 327 #define CONFIG_DTT_LM75         1       /* ON Semi's LM75               */
 328 #define CONFIG_DTT_SENSORS      {0, 2, 4, 6}    /* Sensor addresses             */
 329 #define CONFIG_SYS_DTT_MAX_TEMP 70
 330 #define CONFIG_SYS_DTT_LOW_TEMP -30
 331 #define CONFIG_SYS_DTT_HYSTERESIS       3
 332 #define CONFIG_SYS_DTT_BUS_NUM          (CONFIG_SYS_MAX_I2C_BUS)
 333
 334 #define MTDIDS_DEFAULT          "nor0=app"
 335 #define MTDPARTS_DEFAULT ( \
 336         "mtdparts=app:384k(u-boot),128k(env),128k(envred),128k(free),"  \
 337         "1536k(esw0),8704k(rootfs0),1536k(esw1),2432k(rootfs1),640k(var),768k(cfg)")
 338
 339 #endif  /* __CONFIG_H */