include/configs/mgsuvd.h

   1 /*
   2  * (C) Copyright 2007
   3  * Heiko Schocher, DENX Software Engineering, hs@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * board/config.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_MPC866           1       /* This is a MPC866 CPU         */
  37 #define CONFIG_MGSUVD           1       /* ...on a mgsuvd board */
  38
  39 #define CONFIG_8xx_GCLK_FREQ            66000000
  40
  41 #define CFG_SMC_UCODE_PATCH     1       /* Relocate SMC1 */
  42 #define CFG_SMC_DPMEM_OFFSET    0x1fc0
  43 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
  44
  45 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115kbps   */
  46
  47 #define CONFIG_BOOTCOUNT_LIMIT
  48
  49 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  50
  51 #define CONFIG_BOARD_TYPES      1       /* support board types          */
  52
  53 #define CONFIG_PREBOOT  "echo;" \
  54         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
  55         "echo"
  56
  57 #undef  CONFIG_BOOTARGS
  58
  59 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  60         "netdev=eth0\0"                                                 \
  61         "addcon=setenv bootargs ${bootargs} console=ttyCPM0,${baudrate}\0"      \
  62         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  63                 "nfsroot=${serverip}:${rootpath}\0"                     \
  64         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
  65         "addip=setenv bootargs ${bootargs} "                            \
  66                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
  67                 ":${hostname}:${netdev}:off panic=1\0"                  \
  68         "flash_nfs=run nfsargs addip;"                                  \
  69                 "bootm ${kernel_addr}\0"                                \
  70         "flash_self=run ramargs addip;"                                 \
  71                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
  72         "net_nfs=tftp ${kernel_addr} ${bootfile}; "                     \
  73                 "tftp ${fdt_addr} ${fdt_file}; run nfsargs addip addcon;"\
  74                 "bootm ${kernel_addr} - ${fdt_addr}\0"                  \
  75         "rootpath=/opt/eldk/ppc_8xx\0"                                  \
  76         "bootfile=/tftpboot/mgsuvd/uImage\0"                            \
  77         "fdt_addr=400000\0"                                             \
  78         "kernel_addr=200000\0"                                          \
  79         "fdt_file=/tftpboot/mgsuvd/mgsuvd.dtb\0"                        \
  80         "load=tftp 200000 ${u-boot}\0"                                  \
  81         "update=protect off f0000000 +${filesize};"                     \
  82                 "erase f0000000 +${filesize};"                          \
  83                 "cp.b 200000 f0000000 ${filesize};"                     \
  84                 "protect on f0000000 +${filesize}\0"                    \
  85         ""
  86 #define CONFIG_BOOTCOMMAND      "run flash_self"
  87
  88 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
  89 #undef  CFG_LOADS_BAUD_CHANGE           /* don't allow baudrate change  */
  90
  91 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
  92
  93 /*
  94  * BOOTP options
  95  */
  96 #define CONFIG_BOOTP_SUBNETMASK
  97 #define CONFIG_BOOTP_GATEWAY
  98 #define CONFIG_BOOTP_HOSTNAME
  99 #define CONFIG_BOOTP_BOOTPATH
 100 #define CONFIG_BOOTP_BOOTFILESIZE
 101
 102 #undef CONFIG_RTC_MPC8xx                /* MPC866 does not support RTC  */
 103
 104 #define CONFIG_TIMESTAMP                /* but print image timestmps    */
 105
 106 /*
 107  * Command line configuration.
 108  */
 109 #include <config_cmd_default.h>
 110
 111 #define CONFIG_CMD_ASKENV
 112 #define CONFIG_CMD_DHCP
 113 #define CONFIG_CMD_NFS
 114 #define CONFIG_CMD_PING
 115
 116 /*
 117  * Miscellaneous configurable options
 118  */
 119 #define CFG_LONGHELP                    /* undef to save memory         */
 120 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
 121
 122 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 123 #define CFG_HUSH_PARSER         1       /* Use the HUSH parser          */
 124 #ifdef  CFG_HUSH_PARSER
 125 #define CFG_PROMPT_HUSH_PS2     "> "
 126 #endif
 127
 128 #if defined(CONFIG_CMD_KGDB)
 129 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
 130 #else
 131 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
 132 #endif
 133 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 134 #define CFG_MAXARGS             16      /* max number of command args   */
 135 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
 136
 137 #define CFG_MEMTEST_START       0x0400000       /* memtest works on     */
 138 #define CFG_MEMTEST_END         0x0C00000       /* 4 ... 12 MB in DRAM  */
 139
 140 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 141
 142 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 143
 144 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 145
 146 /*
 147  * Low Level Configuration Settings
 148  * (address mappings, register initial values, etc.)
 149  * You should know what you are doing if you make changes here.
 150  */
 151 /*-----------------------------------------------------------------------
 152  * Internal Memory Mapped Register
 153  */
 154 #define CFG_IMMR                0xFFF00000
 155
 156 /*-----------------------------------------------------------------------
 157  * Definitions for initial stack pointer and data area (in DPRAM)
 158  */
 159 #define CFG_INIT_RAM_ADDR       CFG_IMMR
 160 #define CFG_INIT_RAM_END        0x2F00  /* End of used area in DPRAM    */
 161 #define CFG_GBL_DATA_SIZE       64  /* size in bytes reserved for initial data */
 162 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 163 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 164
 165 /*-----------------------------------------------------------------------
 166  * Start addresses for the final memory configuration
 167  * (Set up by the startup code)
 168  * Please note that CFG_SDRAM_BASE _must_ start at 0
 169  */
 170 #define CFG_SDRAM_BASE          0x00000000
 171 #define CFG_FLASH_BASE          0xf0000000
 172 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 173 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
 174 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 256 kB for malloc()  */
 175
 176 /*
 177  * For booting Linux, the board info and command line data
 178  * have to be in the first 8 MB of memory, since this is
 179  * the maximum mapped by the Linux kernel during initialization.
 180  */
 181 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 182
 183 /*-----------------------------------------------------------------------
 184  * FLASH organization
 185  */
 186 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
 187 #define CFG_FLASH_SIZE          32
 188 #define CFG_FLASH_CFI
 189 #define CFG_FLASH_CFI_DRIVER
 190 #define CFG_MAX_FLASH_SECT      256     /* max num of sects on one chip */
 191
 192
 193 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
 194 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
 195
 196 #define CFG_ENV_IS_IN_FLASH     1
 197 #define CFG_ENV_OFFSET          0x40000 /*   Offset   of Environment Sector     */
 198 #define CFG_ENV_SIZE            0x08000 /* Total Size of Environment Sector     */
 199 #define CFG_ENV_SECT_SIZE       0x40000 /* Total Size of Environment Sector     */
 200
 201 /* Address and size of Redundant Environment Sector     */
 202 #define CFG_ENV_OFFSET_REDUND   (CFG_ENV_OFFSET+CFG_ENV_SECT_SIZE)
 203 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 204
 205 #define CFG_USE_PPCENV                  /* Environment embedded in sect .ppcenv */
 206
 207 /*-----------------------------------------------------------------------
 208  * Cache Configuration
 209  */
 210 #define CFG_CACHELINE_SIZE      16      /* For all MPC8xx CPUs                  */
 211 #if defined(CONFIG_CMD_KGDB)
 212 #define CFG_CACHELINE_SHIFT     4       /* log base 2 of the above value        */
 213 #endif
 214
 215 /*-----------------------------------------------------------------------
 216  * SYPCR - System Protection Control                            11-9
 217  * SYPCR can only be written once after reset!
 218  *-----------------------------------------------------------------------
 219  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 220  */
 221 #define CFG_SYPCR       0xffffff89
 222
 223 /*-----------------------------------------------------------------------
 224  * SIUMCR - SIU Module Configuration                            11-6
 225  *-----------------------------------------------------------------------
 226  */
 227 #define CFG_SIUMCR      0x00610480
 228
 229 /*-----------------------------------------------------------------------
 230  * TBSCR - Time Base Status and Control                         11-26
 231  *-----------------------------------------------------------------------
 232  * Clear Reference Interrupt Status, Timebase freezing enabled
 233  */
 234 #define CFG_TBSCR       (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 235
 236 /*-----------------------------------------------------------------------
 237  * PISCR - Periodic Interrupt Status and Control                11-31
 238  *-----------------------------------------------------------------------
 239  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 240  */
 241 #define CFG_PISCR       (PISCR_PS | PISCR_PITF)
 242
 243 /*-----------------------------------------------------------------------
 244  * SCCR - System Clock and reset Control Register               15-27
 245  *-----------------------------------------------------------------------
 246  * Set clock output, timebase and RTC source and divider,
 247  * power management and some other internal clocks
 248  */
 249 #define SCCR_MASK       0x01800000
 250 #define CFG_SCCR        0x01800000
 251
 252 #define CFG_DER 0
 253
 254 /*
 255  * Init Memory Controller:
 256  *
 257  * BR0/1 and OR0/1 (FLASH)
 258  */
 259
 260 #define FLASH_BASE0_PRELIM      0xf0000000      /* FLASH bank #0        */
 261
 262 /* used to re-map FLASH both when starting from SRAM or FLASH:
 263  * restrict access enough to keep SRAM working (if any)
 264  * but not too much to meddle with FLASH accesses
 265  */
 266 #define CFG_REMAP_OR_AM         0x80000000      /* OR addr mask */
 267 #define CFG_PRELIM_OR_AM        0xE0000000      /* OR addr mask */
 268
 269 /*
 270  * FLASH timing: Default value of OR0 after reset
 271  */
 272 #define CFG_OR0_PRELIM  0xfe000954
 273 #define CFG_BR0_PRELIM  0xf0000401
 274
 275 /*
 276  * BR1 and OR1 (SDRAM)
 277  *
 278  */
 279 #define SDRAM_BASE1_PRELIM      0x00000000      /* SDRAM bank #0        */
 280 #define SDRAM_MAX_SIZE          (64 << 20)      /* max 64 MB per bank   */
 281
 282 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
 283 #define CFG_OR_TIMING_SDRAM     0x00000A00
 284
 285 #define CFG_OR1_PRELIM  0xfc000800
 286 #define CFG_BR1_PRELIM  (0x000000C0 | 0x01)
 287
 288 #define CFG_MPTPR       0x0200
 289 /* PTB=16, AMB=001, FIXME 1 RAS precharge cycles, 1 READ loop cycle (not used),
 290    1 Write loop Cycle (not used), 1 Timer Loop Cycle */
 291 #define CFG_MBMR        0x10964111
 292 #define CFG_MAR         0x00000088
 293
 294 /*
 295  * 4096 Rows from SDRAM example configuration
 296  * 1000 factor s -> ms
 297  * 64   PTP (pre-divider from MPTPR) from SDRAM example configuration
 298  * 4    Number of refresh cycles per period
 299  * 64   Refresh cycle in ms per number of rows
 300  */
 301 #define CFG_PTA_PER_CLK ((4096 * 64 * 1000) / (4 * 64))
 302 /* HS HS noch zu setzen */
 303
 304 /*
 305  * Internal Definitions
 306  *
 307  * Boot Flags
 308  */
 309 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 310 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 311
 312 #define CONFIG_SCC3_ENET
 313 #define CONFIG_ETHPRIME         "SCC ETHERNET"
 314 #define CONFIG_HAS_ETH0
 315
 316 /* pass open firmware flat tree */
 317 #define CONFIG_OF_LIBFDT        1
 318 #define CONFIG_OF_BOARD_SETUP   1
 319
 320 #define OF_CPU                  "PowerPC,866@0"
 321 #define OF_SOC                  "soc@f0000000"
 322 #define OF_TBCLK                (bd->bi_busfreq / 4)
 323 #define OF_STDOUT_PATH          "/soc/cpm/serial@a80"
 324
 325 #endif  /* __CONFIG_H */