Merge branch 'master' of git://www.denx.de/git/u-boot-coldfire
[platform/kernel/u-boot.git] / include / configs / korat.h
1 /*
2  * (C) Copyright 2007-2008
3  * Larry Johnson, lrj@acm.org
4  *
5  * (C) Copyright 2006-2007
6  * Stefan Roese, DENX Software Engineering, sr@denx.de.
7  *
8  * (C) Copyright 2006
9  * Jacqueline Pira-Ferriol, AMCC/IBM, jpira-ferriol@fr.ibm.com
10  * Alain Saurel,            AMCC/IBM, alain.saurel@fr.ibm.com
11  *
12  * This program is free software; you can redistribute it and/or
13  * modify it under the terms of the GNU General Public License as
14  * published by the Free Software Foundation; either version 2 of
15  * the License, or (at your option) any later version.
16  *
17  * This program is distributed in the hope that it will be useful,
18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20  * GNU General Public License for more details.
21  *
22  * You should have received a copy of the GNU General Public License
23  * along with this program; if not, write to the Free Software
24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
25  * MA 02111-1307 USA
26  */
27
28 /*
29  * korat.h - configuration for Korat board
30  */
31 #ifndef __CONFIG_H
32 #define __CONFIG_H
33
34 /*
35  * High Level Configuration Options
36  */
37 #define CONFIG_440EPX           1       /* Specific PPC440EPx           */
38 #define CONFIG_4xx              1       /* ... PPC4xx family            */
39 #define CONFIG_SYS_CLK_FREQ     33333333
40
41 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
42 #define CONFIG_MISC_INIT_R      1       /* Call misc_init_r             */
43
44 /*
45  * Manufacturer's information serial EEPROM parameters
46  */
47 #define MAN_DATA_EEPROM_ADDR    0x53    /* EEPROM I2C address           */
48 #define MAN_INFO_FIELD          2
49 #define MAN_INFO_LENGTH         9
50 #define MAN_MAC_ADDR_FIELD      3
51 #define MAN_MAC_ADDR_LENGTH     12
52
53 /*
54  * Base addresses -- Note these are effective addresses where the actual
55  * resources get mapped (not physical addresses).
56  */
57 #define CFG_MONITOR_LEN         (384 * 1024) /* Reserve 384 kiB for Monitor  */
58 #define CFG_MALLOC_LEN          (256 * 1024) /* Reserve 256 kiB for malloc() */
59
60 #define CFG_SDRAM_BASE          0x00000000      /* _must_ be 0          */
61 #define CFG_FLASH0_SIZE         0x01000000
62 #define CFG_FLASH0_ADDR         (-CFG_FLASH0_SIZE)
63 #define CFG_FLASH1_TOP          0xF8000000
64 #define CFG_FLASH1_MAX_SIZE     0x08000000
65 #define CFG_FLASH1_ADDR         (CFG_FLASH1_TOP - CFG_FLASH1_MAX_SIZE)
66 #define CFG_FLASH_BASE          CFG_FLASH1_ADDR /* start of FLASH       */
67 #define CFG_MONITOR_BASE        TEXT_BASE
68 #define CFG_OCM_BASE            0xe0010000      /* ocm                  */
69 #define CFG_OCM_DATA_ADDR       CFG_OCM_BASE
70 #define CFG_PCI_BASE            0xe0000000      /* Internal PCI regs    */
71 #define CFG_PCI_MEMBASE         0x80000000      /* mapped pci memory    */
72
73 /* Don't change either of these */
74 #define CFG_PERIPHERAL_BASE     0xef600000      /* internal peripherals */
75
76 #define CFG_USB2D0_BASE         0xe0000100
77 #define CFG_USB_DEVICE          0xe0000000
78 #define CFG_USB_HOST            0xe0000400
79 #define CFG_CPLD_BASE           0xc0000000
80
81 /*
82  * Initial RAM & stack pointer
83  */
84 /* 440EPx has 16KB of internal SRAM, so no need for D-Cache             */
85 #undef CFG_INIT_RAM_DCACHE
86 #define CFG_INIT_RAM_ADDR       CFG_OCM_BASE    /* OCM                  */
87 #define CFG_INIT_RAM_END        (4 << 10)
88 #define CFG_GBL_DATA_SIZE       256     /* num bytes initial data       */
89 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
90 #define CFG_INIT_SP_OFFSET      CFG_POST_WORD_ADDR
91
92 /*
93  * Serial Port
94  */
95 #define CFG_EXT_SERIAL_CLOCK    11059200        /* ext. 11.059MHz clk   */
96 #define CONFIG_BAUDRATE         115200
97 #define CONFIG_SERIAL_MULTI     1
98 /* define this if you want console on UART1 */
99 #undef CONFIG_UART1_CONSOLE
100
101 #define CFG_BAUDRATE_TABLE                                              \
102         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
103
104 /*
105  * Environment
106  */
107 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environ vars   */
108
109 /*
110  * FLASH related
111  */
112 #define CFG_FLASH_CFI                   /* The flash is CFI compatible        */
113 #define CFG_FLASH_CFI_DRIVER            /* Use common CFI driver              */
114 #define CONFIG_FLASH_CFI_LEGACY         /* Allow hard-coded config for FLASH0 */
115
116 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH1_ADDR, CFG_FLASH0_ADDR }
117
118 #define CFG_MAX_FLASH_BANKS     2       /* max number of memory banks         */
119 #define CFG_MAX_FLASH_SECT      1024    /* max number of sectors on one chip  */
120
121 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)    */
122 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)    */
123
124 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster)   */
125 #define CFG_FLASH_PROTECTION    1       /* use hardware flash protection      */
126
127 #define CFG_FLASH_EMPTY_INFO          /* print 'E' for empty sector on flinfo */
128 #define CFG_FLASH_QUIET_TEST    1       /* don't warn upon unknown flash      */
129
130 #define CFG_ENV_SECT_SIZE       0x20000 /* size of one complete sector        */
131 #define CFG_ENV_ADDR            (CFG_FLASH1_TOP - CFG_ENV_SECT_SIZE)
132 #define CFG_ENV_SIZE            0x2000  /* Total Size of Environment Sector   */
133
134 /* Address and size of Redundant Environment Sector */
135 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR - CFG_ENV_SECT_SIZE)
136 #define CFG_ENV_SIZE_REDUND     CFG_ENV_SIZE
137
138 /*
139  * DDR SDRAM
140  */
141 #define CFG_MBYTES_SDRAM        (512)   /* 512 MiB      TODO: remove    */
142 #define CONFIG_DDR_DATA_EYE             /* use DDR2 optimization        */
143 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for setup     */
144 #define CONFIG_ZERO_SDRAM               /* Zero SDRAM after setup       */
145 #define CONFIG_DDR_ECC                  /* Use ECC when available       */
146 #define SPD_EEPROM_ADDRESS      {0x50}
147 #define CONFIG_PROG_SDRAM_TLB
148 #define CFG_DRAM_TEST
149 #define CFG_MEM_TOP_HIDE        (4 << 10) /* don't use last 4kbytes     */
150                                         /* 440EPx errata CHIP 11        */
151
152 /*
153  * I2C
154  */
155 #define CONFIG_HARD_I2C         1       /* I2C with hardware support    */
156 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
157 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
158 #define CFG_I2C_SLAVE           0x7F
159
160 #define CFG_I2C_MULTI_EEPROMS
161 #define CFG_I2C_EEPROM_ADDR     (0xa8>>1)
162 #define CFG_I2C_EEPROM_ADDR_LEN 1
163 #define CFG_EEPROM_PAGE_WRITE_BITS 3
164 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS 10
165
166 /* I2C RTC */
167 #define CONFIG_RTC_M41T60       1
168 #define CFG_I2C_RTC_ADDR        0x68
169
170 /* I2C SYSMON (LM73)                                                    */
171 #define CONFIG_DTT_LM73         1       /* National Semi's LM73         */
172 #define CONFIG_DTT_SENSORS      {2}     /* Sensor addresses             */
173 #define CFG_DTT_MAX_TEMP        70
174 #define CFG_DTT_MIN_TEMP        -30
175
176 #define CONFIG_PREBOOT  "echo;"                                         \
177         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
178         "echo"
179
180 #undef  CONFIG_BOOTARGS
181
182 /* Setup some board specific values for the default environment variables */
183 #define CONFIG_HOSTNAME         korat
184 #define CFG_BOOTFILE            "bootfile=/tftpboot/korat/uImage\0"
185 #define CFG_ROOTPATH            "rootpath=/opt/eldk/ppc_4xxFP\0"
186
187 /* Note: kernel_addr and ramdisk_addr assume that FLASH1 is 64 MiB. */
188 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
189         CFG_BOOTFILE                                                    \
190         CFG_ROOTPATH                                                    \
191         "netdev=eth0\0"                                                 \
192         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
193                 "nfsroot=${serverip}:${rootpath}\0"                     \
194         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
195         "addip=setenv bootargs ${bootargs} "                            \
196                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
197                 ":${hostname}:${netdev}:off panic=1\0"                  \
198         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate}\0"\
199         "flash_nfs=run nfsargs addip addtty;"                           \
200                 "bootm ${kernel_addr}\0"                                \
201         "flash_self=run ramargs addip addtty;"                          \
202                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
203         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
204                 "bootm\0"                                               \
205         "kernel_addr=F4000000\0"                                        \
206         "ramdisk_addr=F4400000\0"                                       \
207         "load=tftp 200000 /tftpboot/${hostname}/u-boot.bin\0"           \
208         "update=protect off FFFA0000 FFFFFFFF;era FFFA0000 FFFFFFFF;"   \
209                 "cp.b 200000 FFFA0000 60000\0"                          \
210         "upd=run load update\0"                                         \
211         ""
212 #define CONFIG_BOOTCOMMAND      "run flash_self"
213
214 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
215
216 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
217 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
218
219 #define CONFIG_IBM_EMAC4_V4     1
220 #define CONFIG_MII              1       /* MII PHY management           */
221 #define CONFIG_PHY_ADDR         2       /* PHY address, See schematics  */
222 #define CONFIG_PHY_DYNAMIC_ANEG 1
223
224 #undef CONFIG_PHY_RESET                 /* Don't do software PHY reset  */
225 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
226
227 #define CONFIG_HAS_ETH0
228 #define CFG_RX_ETH_BUFFER       32      /* Number of ethernet rx        */
229                                         /*   buffers & descriptors      */
230 #define CONFIG_NET_MULTI        1
231 #define CONFIG_HAS_ETH1         1       /* add support for "eth1addr"   */
232 #define CONFIG_PHY1_ADDR        3
233
234 /* USB */
235 #define CONFIG_USB_OHCI
236 #define CONFIG_USB_STORAGE
237
238 /* Comment this out to enable USB 1.1 device */
239 #define USB_2_0_DEVICE
240
241 /* Partitions */
242 #define CONFIG_MAC_PARTITION
243 #define CONFIG_DOS_PARTITION
244 #define CONFIG_ISO_PARTITION
245
246 /*
247  * BOOTP options
248  */
249 #define CONFIG_BOOTP_BOOTFILESIZE
250 #define CONFIG_BOOTP_BOOTPATH
251 #define CONFIG_BOOTP_GATEWAY
252 #define CONFIG_BOOTP_HOSTNAME
253 #define CONFIG_BOOTP_SUBNETMASK
254
255 /*
256  * Command line configuration.
257  */
258 #include <config_cmd_default.h>
259
260 #define CONFIG_CMD_ASKENV
261 #define CONFIG_CMD_DATE
262 #define CONFIG_CMD_DHCP
263 #define CONFIG_CMD_DTT
264 #define CONFIG_CMD_DIAG
265 #define CONFIG_CMD_EEPROM
266 #define CONFIG_CMD_ELF
267 #define CONFIG_CMD_FAT
268 #define CONFIG_CMD_I2C
269 #define CONFIG_I2C_CMD_TREE
270 #define CONFIG_CMD_IRQ
271 #define CONFIG_CMD_MII
272 #define CONFIG_CMD_NET
273 #define CONFIG_CMD_NFS
274 #define CONFIG_CMD_PCI
275 #define CONFIG_CMD_PING
276 #define CONFIG_CMD_REGINFO
277 #define CONFIG_CMD_SDRAM
278 #define CONFIG_CMD_USB
279
280 /* POST support */
281 #define CONFIG_POST             (CFG_POST_CACHE    | \
282                                  CFG_POST_CPU      | \
283                                  CFG_POST_ECC      | \
284                                  CFG_POST_ETHER    | \
285                                  CFG_POST_FPU      | \
286                                  CFG_POST_I2C      | \
287                                  CFG_POST_MEMORY   | \
288                                  CFG_POST_RTC      | \
289                                  CFG_POST_SPR      | \
290                                  CFG_POST_UART)
291
292 #define CFG_POST_WORD_ADDR      (CFG_GBL_DATA_OFFSET - 0x4)
293 #define CONFIG_LOGBUFFER
294 #define CFG_POST_CACHE_ADDR     0xC8000000      /* free virtual address     */
295
296 #define CFG_CONSOLE_IS_IN_ENV   /* Otherwise it catches logbuffer as output */
297
298 #define CONFIG_SUPPORT_VFAT
299
300 /*
301  * Miscellaneous configurable options
302  */
303 #define CFG_LONGHELP                    /* undef to save memory         */
304 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
305 #if defined(CONFIG_CMD_KGDB)
306 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
307 #else
308 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
309 #endif
310 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)
311                                         /* Print Buffer Size            */
312 #define CFG_MAXARGS             16      /* max number of command args   */
313 #define CFG_BARGSIZE            CFG_CBSIZE /* Boot Argument Buffer Size */
314
315 #define CFG_MEMTEST_START       0x0400000 /* memtest works on           */
316 #define CFG_MEMTEST_END         0x0C00000 /* 4 ... 12 MB in DRAM        */
317
318 #define CFG_LOAD_ADDR           0x100000  /* default load address       */
319 #define CFG_EXTBDINFO           1  /* To use extended board_into (bd_t) */
320
321 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
322
323 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
324 #define CONFIG_LOOPW            1       /* enable loopw command         */
325 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
326 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
327 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
328
329 /*
330  * Korat-specific options
331  */
332 #define CFG_KORAT_MAN_RESET_MS  10000   /* timeout for manufacturer reset */
333
334 /*
335  * PCI stuff
336  */
337 /* General PCI */
338 #define CONFIG_PCI                      /* include pci support          */
339 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
340 #define CFG_PCI_CACHE_LINE_SIZE 0       /* to avoid problems with PNP   */
341 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
342 #define CFG_PCI_TARGBASE        0x80000000      /* PCIaddr mapped to    */
343                                                 /*   CFG_PCI_MEMBASE    */
344 /* Board-specific PCI */
345 #define CFG_PCI_TARGET_INIT
346 #define CFG_PCI_MASTER_INIT
347
348 #define CFG_PCI_SUBSYS_VENDORID 0x10e8  /* AMCC                         */
349 #define CFG_PCI_SUBSYS_ID       0xcafe  /* Whatever                     */
350
351 /*
352  * For booting Linux, the board info and command line data have to be in the
353  * first 8 MB of memory, since this is the maximum mapped by the Linux kernel
354  * during initialization.
355  */
356 #define CFG_BOOTMAPSZ           (8 << 20) /* Initial Memory map for Linux */
357
358 /*
359  * External Bus Controller (EBC) Setup
360  */
361
362 /* Memory Bank 0 (NOR-FLASH) initialization                             */
363 #if CFG_FLASH0_SIZE == 0x01000000
364 #define CFG_EBC_PB0AP           0x04017300
365 #define CFG_EBC_PB0CR           (CFG_FLASH0_ADDR | 0x0009A000)
366 #elif CFG_FLASH0_SIZE == 0x04000000
367 #define CFG_EBC_PB0AP           0x04017300
368 #define CFG_EBC_PB0CR           (CFG_FLASH0_ADDR | 0x000DA000)
369 #else
370 #error Unable to configure chip select for current CFG_FLASH0_SIZE
371 #endif
372
373 /* Memory Bank 1 (NOR-FLASH) initialization                             */
374 #if CFG_FLASH1_MAX_SIZE == 0x08000000
375 #define CFG_EBC_PB1AP           0x04017300
376 #define CFG_EBC_PB1CR           (CFG_FLASH1_ADDR | 0x000FA000)
377 #else
378 #error Unable to configure chip select for current CFG_FLASH1_MAX_SIZE
379 #endif
380
381 /* Memory Bank 2 (CPLD) initialization                                  */
382 #define CFG_EBC_PB2AP           0x04017300
383 #define CFG_EBC_PB2CR           (CFG_CPLD_BASE | 0x00038000)
384
385 /*
386  * GPIO Setup
387  *
388  * Korat GPIO usage:
389  *
390  *                   Init.
391  * Pin    Source I/O value Function
392  * ------ ------ --- ----- ---------------------------------
393  * GPIO00  Alt1  I/O   x   PerAddr07
394  * GPIO01  Alt1  I/O   x   PerAddr06
395  * GPIO02  Alt1  I/O   x   PerAddr05
396  * GPIO03  GPIO   x    x   GPIO03 to expansion bus connector
397  * GPIO04  GPIO   x    x   GPIO04 to expansion bus connector
398  * GPIO05  GPIO   x    x   GPIO05 to expansion bus connector
399  * GPIO06  Alt1   O    x   PerCS1 (2nd NOR flash)
400  * GPIO07  Alt1   O    x   PerCS2 (CPLD)
401  * GPIO08  Alt1   O    x   PerCS3 to expansion bus connector
402  * GPIO09  Alt1   O    x   PerCS4 to expansion bus connector
403  * GPIO10  Alt1   O    x   PerCS5 to expansion bus connector
404  * GPIO11  Alt1   I    x   PerErr
405  * GPIO12  GPIO   O    0   ATMega !Reset
406  * GPIO13  GPIO   O    1   SPI Atmega !SS
407  * GPIO14  GPIO   O    1   Write protect EEPROM #1 (0xA8)
408  * GPIO15  GPIO   O    0   CPU Run LED !On
409  * GPIO16  Alt1   O    x   GMC1TxD0
410  * GPIO17  Alt1   O    x   GMC1TxD1
411  * GPIO18  Alt1   O    x   GMC1TxD2
412  * GPIO19  Alt1   O    x   GMC1TxD3
413  * GPIO20  Alt1   I    x   RejectPkt0
414  * GPIO21  Alt1   I    x   RejectPkt1
415  * GPIO22  GPIO   I    x   PGOOD_DDR
416  * GPIO23  Alt1   O    x   SCPD0
417  * GPIO24  Alt1   O    x   GMC0TxD2
418  * GPIO25  Alt1   O    x   GMC0TxD3
419  * GPIO26  GPIO? I/O   x   IIC0SDA (selected in SDR0_PFC4)
420  * GPIO27  GPIO   O    0   PHY #0 1000BASE-X select
421  * GPIO28  GPIO   O    0   PHY #1 1000BASE-X select
422  * GPIO29  GPIO   I    x   Test jumper !Present
423  * GPIO30  GPIO   I    x   SFP module #0 !Present
424  * GPIO31  GPIO   I    x   SFP module #1 !Present
425  *
426  * GPIO32  GPIO   O    1   SFP module #0 Tx !Enable
427  * GPIO33  GPIO   O    1   SFP module #1 Tx !Enable
428  * GPIO34  Alt2   I    x   !UART1_CTS
429  * GPIO35  Alt2   O    x   !UART1_RTS
430  * GPIO36  Alt1   I    x   !UART0_CTS
431  * GPIO37  Alt1   O    x   !UART0_RTS
432  * GPIO38  Alt2   O    x   UART1_Tx
433  * GPIO39  Alt2   I    x   UART1_Rx
434  * GPIO40  Alt1   I    x   IRQ0 (Ethernet 0)
435  * GPIO41  Alt1   I    x   IRQ1 (Ethernet 1)
436  * GPIO42  Alt1   I    x   IRQ2 (PCI interrupt)
437  * GPIO43  Alt1   I    x   IRQ3 (System Alert from CPLD)
438  * GPIO44  xxxx   x    x   (grounded through pulldown)
439  * GPIO45  GPIO   O    0   PHY #0 Enable
440  * GPIO46  GPIO   O    0   PHY #1 Enable
441  * GPIO47  GPIO   I    x   Reset switch !Pressed
442  * GPIO48  GPIO   I    x   Shutdown switch !Pressed
443  * GPIO49  xxxx   x    x   (reserved for trace port)
444  *   .      .     .    .               .
445  *   .      .     .    .               .
446  *   .      .     .    .               .
447  * GPIO63  xxxx   x    x   (reserved for trace port)
448  */
449
450 #define CFG_GPIO_ATMEGA_RESET_  12
451 #define CFG_GPIO_ATMEGA_SS_     13
452 #define CFG_GPIO_PHY0_FIBER_SEL 27
453 #define CFG_GPIO_PHY1_FIBER_SEL 28
454 #define CFG_GPIO_SFP0_PRESENT_  30
455 #define CFG_GPIO_SFP1_PRESENT_  31
456 #define CFG_GPIO_SFP0_TX_EN_    32
457 #define CFG_GPIO_SFP1_TX_EN_    33
458 #define CFG_GPIO_PHY0_EN        45
459 #define CFG_GPIO_PHY1_EN        46
460 #define CFG_GPIO_RESET_PRESSED_ 47
461
462 /*
463  * PPC440 GPIO Configuration
464  */
465 #define CFG_4xx_GPIO_TABLE { /*   Out             GPIO  Alternate1      Alternate2      Alternate3 */ \
466 {                                                                                       \
467 /* GPIO Core 0 */                                                                       \
468 {GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, /* GPIO0 EBC_ADDR(7)     DMA_REQ(2)      */      \
469 {GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, /* GPIO1 EBC_ADDR(6)     DMA_ACK(2)      */      \
470 {GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, /* GPIO2 EBC_ADDR(5)     DMA_EOT/TC(2)   */      \
471 {GPIO0_BASE, GPIO_DIS, GPIO_SEL , GPIO_OUT_0}, /* GPIO3 EBC_ADDR(4)     DMA_REQ(3)      */      \
472 {GPIO0_BASE, GPIO_DIS, GPIO_SEL , GPIO_OUT_0}, /* GPIO4 EBC_ADDR(3)     DMA_ACK(3)      */      \
473 {GPIO0_BASE, GPIO_DIS, GPIO_SEL , GPIO_OUT_0}, /* GPIO5 EBC_ADDR(2)     DMA_EOT/TC(3)   */      \
474 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO6 EBC_CS_N(1)                     */      \
475 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO7 EBC_CS_N(2)                     */      \
476 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO8 EBC_CS_N(3)                     */      \
477 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO9 EBC_CS_N(4)                     */      \
478 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO10 EBC_CS_N(5)                    */      \
479 {GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO11 EBC_BUS_ERR                    */      \
480 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO12                                */      \
481 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, /* GPIO13                                */      \
482 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, /* GPIO14                                */      \
483 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO15                                */      \
484 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO16 GMCTxD(4)                      */      \
485 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO17 GMCTxD(5)                      */      \
486 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO18 GMCTxD(6)                      */      \
487 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO19 GMCTxD(7)                      */      \
488 {GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO20 RejectPkt0                     */      \
489 {GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO21 RejectPkt1                     */      \
490 {GPIO0_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO22                                */      \
491 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, /* GPIO23 SCPD0                          */      \
492 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO24 GMCTxD(2)                      */      \
493 {GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO25 GMCTxD(3)                      */      \
494 {GPIO0_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO26                                */      \
495 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO27 EXT_EBC_REQ    USB2D_RXERROR   */      \
496 {GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO28                USB2D_TXVALID   */      \
497 {GPIO0_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO29 EBC_EXT_HDLA   USB2D_PAD_SUSPNDM */    \
498 {GPIO0_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO30 EBC_EXT_ACK    USB2D_XCVRSELECT*/      \
499 {GPIO0_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO31 EBC_EXR_BUSREQ USB2D_TERMSELECT*/      \
500 },                                                                                      \
501 {                                                                                       \
502 /* GPIO Core 1 */                                                                       \
503 {GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, /* GPIO32 USB2D_OPMODE0  EBC_DATA(2)     */      \
504 {GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, /* GPIO33 USB2D_OPMODE1  EBC_DATA(3)     */      \
505 {GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, /* GPIO34 UART0_DCD_N    UART1_DSR_CTS_N UART2_SOUT*/ \
506 {GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, /* GPIO35 UART0_8PIN_DSR_N UART1_RTS_DTR_N UART2_SIN*/ \
507 {GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO36 UART0_8PIN_CTS_N EBC_DATA(0)   UART3_SIN*/ \
508 {GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_1}, /* GPIO37 UART0_RTS_N    EBC_DATA(1)     UART3_SOUT*/ \
509 {GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, /* GPIO38 UART0_DTR_N    UART1_SOUT      */      \
510 {GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, /* GPIO39 UART0_RI_N     UART1_SIN       */      \
511 {GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO40 UIC_IRQ(0)                     */      \
512 {GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO41 UIC_IRQ(1)                     */      \
513 {GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO42 UIC_IRQ(2)                     */      \
514 {GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, /* GPIO43 UIC_IRQ(3)                     */      \
515 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO44 UIC_IRQ(4)     DMA_ACK(1)      */      \
516 {GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO45 UIC_IRQ(6)     DMA_EOT/TC(1)   */      \
517 {GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_0}, /* GPIO46 UIC_IRQ(7)     DMA_REQ(0)      */      \
518 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO47 UIC_IRQ(8)     DMA_ACK(0)      */      \
519 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO48 UIC_IRQ(9)     DMA_EOT/TC(0)   */      \
520 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO49  Unselect via TraceSelect Bit  */      \
521 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO50  Unselect via TraceSelect Bit  */      \
522 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO51  Unselect via TraceSelect Bit  */      \
523 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO52  Unselect via TraceSelect Bit  */      \
524 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO53  Unselect via TraceSelect Bit  */      \
525 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO54  Unselect via TraceSelect Bit  */      \
526 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO55  Unselect via TraceSelect Bit  */      \
527 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO56  Unselect via TraceSelect Bit  */      \
528 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO57  Unselect via TraceSelect Bit  */      \
529 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO58  Unselect via TraceSelect Bit  */      \
530 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO59  Unselect via TraceSelect Bit  */      \
531 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO60  Unselect via TraceSelect Bit  */      \
532 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO61  Unselect via TraceSelect Bit  */      \
533 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO62  Unselect via TraceSelect Bit  */      \
534 {GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, /* GPIO63  Unselect via TraceSelect Bit  */      \
535 }                                                                                       \
536 }
537
538 /*
539  * Internal Definitions
540  *
541  * Boot Flags
542  */
543 #define BOOTFLAG_COLD   0x01    /* Normal Power-On: Boot from FLASH     */
544 #define BOOTFLAG_WARM   0x02    /* Software reboot                      */
545
546 #if defined(CONFIG_CMD_KGDB)
547 #define CONFIG_KGDB_BAUDRATE    230400 /* speed to run kgdb serial port */
548 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use     */
549 #endif
550
551 #endif /* __CONFIG_H */