include/configs/ixdpg425.h

   1 /*
   2  * (C) Copyright 2005-2006
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * (C) Copyright 2003
   6  * Martijn de Gouw, Prodrive B.V., martijn.de.gouw@prodrive.nl
   7  *
   8  * Configuation settings for the IXDPG425 board.
   9  *
  10  * See file CREDITS for list of people who contributed to this
  11  * project.
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License as
  15  * published by the Free Software Foundation; either version 2 of
  16  * the License, or (at your option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful,
  19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  * GNU General Public License for more details.
  22  *
  23  * You should have received a copy of the GNU General Public License
  24  * along with this program; if not, write to the Free Software
  25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  26  * MA 02111-1307 USA
  27  */
  28
  29 #ifndef __CONFIG_H
  30 #define __CONFIG_H
  31
  32 /*
  33  * High Level Configuration Options
  34  * (easy to change)
  35  */
  36 #define CONFIG_IXP425           1       /* This is an IXP425 CPU        */
  37 #define CONFIG_IXDPG425         1       /* on an IXDPG425 Board         */
  38
  39 #define CONFIG_DISPLAY_CPUINFO  1       /* display cpu info (and speed) */
  40 #define CONFIG_DISPLAY_BOARDINFO 1      /* display board info           */
  41
  42 /*
  43  * Ethernet
  44  */
  45 #define CONFIG_IXP4XX_NPE       1       /* include IXP4xx NPE support   */
  46 #define CONFIG_NET_MULTI        1
  47 #define CONFIG_PHY_ADDR         5       /* NPE0 PHY address             */
  48 #define CONFIG_HAS_ETH1
  49 #define CONFIG_PHY1_ADDR        4       /* NPE1 PHY address             */
  50 #define CONFIG_MII              1       /* MII PHY management           */
  51 #define CFG_RX_ETH_BUFFER       16      /* Number of ethernet rx buffers & descriptors */
  52
  53 /*
  54  * Misc configuration options
  55  */
  56 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff  */
  57 #define CONFIG_USE_IRQ          1       /* we need IRQ stuff for timer  */
  58
  59 #define CONFIG_BOOTCOUNT_LIMIT          /* support for bootcount limit  */
  60 #define CFG_BOOTCOUNT_ADDR      0x60003000 /* inside qmrg sram          */
  61
  62 #define CONFIG_CMDLINE_TAG      1       /* enable passing of ATAGs      */
  63 #define CONFIG_SETUP_MEMORY_TAGS 1
  64 #define CONFIG_INITRD_TAG       1
  65
  66 /*
  67  * Size of malloc() pool
  68  */
  69 #define CFG_MALLOC_LEN          (256 << 10)
  70 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
  71
  72 /* allow to overwrite serial and ethaddr */
  73 #define CONFIG_ENV_OVERWRITE
  74
  75 #define CONFIG_BAUDRATE         115200
  76 #define CFG_IXP425_CONSOLE      IXP425_UART1   /* we use UART1 for console */
  77
  78 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
  79                                 CFG_CMD_DHCP    | \
  80                                 CFG_CMD_ELF     | \
  81                                 CFG_CMD_NET     | \
  82                                 CFG_CMD_MII     | \
  83                                 CFG_CMD_PING)
  84
  85 /* This must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  86 /* These are u-boot generic parameters */
  87 #include <cmd_confdefs.h>
  88
  89 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
  90 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  91
  92 /*
  93  * Miscellaneous configurable options
  94  */
  95 #define CFG_LONGHELP                            /* undef to save memory         */
  96 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
  97 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
  98 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
  99 #define CFG_MAXARGS             16              /* max number of command args   */
 100 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 101
 102 #define CFG_MEMTEST_START       0x00400000      /* memtest works on     */
 103 #define CFG_MEMTEST_END         0x00800000      /* 4 ... 8 MB in DRAM   */
 104 #define CFG_LOAD_ADDR           0x00010000      /* default load address */
 105
 106 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
 107 #define CFG_HZ                  1000            /* decrementer freq: 1 ms ticks */
 108
 109                                                 /* valid baudrates */
 110 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 111
 112 /*
 113  * Stack sizes
 114  *
 115  * The stack sizes are set up in start.S using the settings below
 116  */
 117 #define CONFIG_STACKSIZE        (128*1024)      /* regular stack */
 118 #ifdef CONFIG_USE_IRQ
 119 #define CONFIG_STACKSIZE_IRQ    (4*1024)        /* IRQ stack */
 120 #define CONFIG_STACKSIZE_FIQ    (4*1024)        /* FIQ stack */
 121 #endif
 122
 123 /***************************************************************
 124  * Platform/Board specific defines start here.
 125  ***************************************************************/
 126
 127 /*-----------------------------------------------------------------------
 128  * Default configuration (environment varibles...)
 129  *----------------------------------------------------------------------*/
 130 #define CONFIG_PREBOOT  "echo;" \
 131         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 132         "echo"
 133
 134 #undef  CONFIG_BOOTARGS
 135
 136 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 137         "netdev=eth0\0"                                                 \
 138         "hostname=ixdpg425\0"                                           \
 139         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 140                 "nfsroot=${serverip}:${rootpath}\0"                     \
 141         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 142         "addip=setenv bootargs ${bootargs} "                            \
 143                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 144                 ":${hostname}:${netdev}:off panic=1\0"                  \
 145         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate}\0"\
 146         "flash_nfs=run nfsargs addip addtty;"                           \
 147                 "bootm ${kernel_addr}\0"                                \
 148         "flash_self=run ramargs addip addtty;"                          \
 149                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 150         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
 151                 "bootm\0"                                               \
 152         "rootpath=/opt/eldk/arm\0"                                      \
 153         "bootfile=/tftpboot/ixdpg425/uImage\0"                          \
 154         "kernel_addr=50080000\0"                                        \
 155         "ramdisk_addr=50200000\0"                                       \
 156         "load=tftp 100000 /tftpboot/ixdpg425/u-boot.bin\0"              \
 157         "update=protect off 50000000 5003ffff;era 50000000 5003ffff;"   \
 158                 "cp.b 100000 50000000 40000;"                           \
 159                 "setenv filesize;saveenv\0"                             \
 160         "upd=run load;run update\0"                                     \
 161         ""
 162 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 163
 164 /*
 165  * Physical Memory Map
 166  */
 167 #define CONFIG_NR_DRAM_BANKS    1          /* we have 2 banks of DRAM */
 168 #define PHYS_SDRAM_1            0x00000000 /* SDRAM Bank #1 */
 169 #define PHYS_SDRAM_1_SIZE       0x02000000 /* 32 MB */
 170
 171 #define PHYS_FLASH_1            0x50000000 /* Flash Bank #1 */
 172 #define PHYS_FLASH_SIZE         0x01000000 /* 16 MB */
 173 #define PHYS_FLASH_BANK_SIZE    0x01000000 /* 16 MB Banks */
 174 #define PHYS_FLASH_SECT_SIZE    0x00020000 /* 128 KB sectors (x1) */
 175
 176 #define CFG_DRAM_BASE           0x00000000
 177 #define CFG_DRAM_SIZE           0x01000000
 178
 179 #define CFG_FLASH_BASE          PHYS_FLASH_1
 180 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
 181 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 182
 183 /*
 184  * Expansion bus settings
 185  */
 186 #define CFG_EXP_CS0             0xbcd23c42
 187
 188 /*
 189  * SDRAM settings
 190  */
 191 #define CFG_SDR_CONFIG          0x18
 192 #define CFG_SDR_MODE_CONFIG     0x1
 193 #define CFG_SDRAM_REFRESH_CNT   0x81a
 194
 195 /*
 196  * FLASH and environment organization
 197  */
 198 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
 199 #define CFG_MAX_FLASH_SECT      128     /* max number of sectors on one chip    */
 200
 201 #define CFG_FLASH_CFI                           /* The flash is CFI compatible  */
 202 #define CFG_FLASH_CFI_DRIVER                    /* Use common CFI driver        */
 203 #define CFG_ENV_IS_IN_FLASH     1
 204
 205 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster)     */
 206 #define CFG_FLASH_PROTECTION    1       /* hardware flash protection            */
 207
 208 #define CFG_FLASH_BANKS_LIST    { PHYS_FLASH_1 }
 209
 210 #define CFG_FLASH_CFI_WIDTH     FLASH_CFI_16BIT /* no byte writes on IXP4xx     */
 211
 212 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
 213 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
 214
 215 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector on flinfo */
 216
 217 #define CFG_ENV_SECT_SIZE       0x20000         /* size of one complete sector  */
 218 #define CFG_ENV_ADDR            (PHYS_FLASH_1 + 0x40000)
 219 #define CFG_ENV_SIZE            0x2000  /* Total Size of Environment Sector     */
 220
 221 /* Address and size of Redundant Environment Sector     */
 222 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR + CFG_ENV_SECT_SIZE)
 223 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 224
 225 /*
 226  * GPIO settings
 227  */
 228 #define CFG_GPIO_PCI_INTA_N     6
 229 #define CFG_GPIO_PCI_INTB_N     7
 230 #define CFG_GPIO_SWITCH_RESET_N 8
 231 #define CFG_GPIO_SLIC_RESET_N   13
 232 #define CFG_GPIO_PCI_CLK        14
 233 #define CFG_GPIO_EXTBUS_CLK     15
 234
 235 /*
 236  * Cache Configuration
 237  */
 238 #define CFG_CACHELINE_SIZE      32
 239
 240 #endif  /* __CONFIG_H */