3420a39adeef6afb2c3739bc4f269cb08b86ddcf
[platform/kernel/u-boot.git] / include / configs / inka4x0.h
1 /*
2  * (C) Copyright 2009
3  * Detlev Zundel, DENX Software Engineering, dzu@denx.de.
4  *
5  * (C) Copyright 2003-2005
6  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
7  *
8  * SPDX-License-Identifier:     GPL-2.0+
9  */
10
11 #ifndef __CONFIG_H
12 #define __CONFIG_H
13
14 /*
15  * High Level Configuration Options
16  * (easy to change)
17  */
18
19 #define CONFIG_MPC5200          1       /* This is an MPC5200 CPU       */
20 #define CONFIG_INKA4X0          1       /* INKA4x0 board                */
21 #define CONFIG_DISPLAY_BOARDINFO
22
23 /*
24  * Valid values for CONFIG_SYS_TEXT_BASE are:
25  * 0xFFE00000   boot low
26  * 0x00100000   boot from RAM (for testing only)
27  */
28 #ifndef CONFIG_SYS_TEXT_BASE
29 #define CONFIG_SYS_TEXT_BASE    0xFFE00000      /* Standard: boot low */
30 #endif
31 #define CONFIG_SYS_LDSCRIPT     "arch/powerpc/cpu/mpc5xxx/u-boot-customlayout.lds"
32
33 #define CONFIG_SYS_MPC5XXX_CLKIN        33000000 /* ... running at 33.000000MHz         */
34
35 #define CONFIG_MISC_INIT_F      1       /* Use misc_init_f()                    */
36
37 #define CONFIG_HIGH_BATS        1       /* High BATs supported                  */
38
39 /*
40  * Serial console configuration
41  */
42 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1   */
43 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps    */
44 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
45
46 /*
47  * PCI Mapping:
48  * 0x40000000 - 0x4fffffff - PCI Memory
49  * 0x50000000 - 0x50ffffff - PCI IO Space
50  */
51 #define CONFIG_PCI              1
52 #define CONFIG_PCI_PNP          1
53 #define CONFIG_PCI_SCAN_SHOW    1
54 #define CONFIG_PCIAUTO_SKIP_HOST_BRIDGE 1
55
56 #define CONFIG_PCI_MEM_BUS      0x40000000
57 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
58 #define CONFIG_PCI_MEM_SIZE     0x10000000
59
60 #define CONFIG_PCI_IO_BUS       0x50000000
61 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
62 #define CONFIG_PCI_IO_SIZE      0x01000000
63
64 #define CONFIG_SYS_XLB_PIPELINING       1
65
66 /* Partitions */
67 #define CONFIG_MAC_PARTITION
68 #define CONFIG_DOS_PARTITION
69 #define CONFIG_ISO_PARTITION
70
71 /*
72  * BOOTP options
73  */
74 #define CONFIG_BOOTP_BOOTFILESIZE
75 #define CONFIG_BOOTP_BOOTPATH
76 #define CONFIG_BOOTP_GATEWAY
77 #define CONFIG_BOOTP_HOSTNAME
78
79 /*
80  * Command line configuration.
81  */
82 #define CONFIG_CMD_DATE
83 #define CONFIG_CMD_IDE
84 #define CONFIG_CMD_PCI
85
86 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
87
88 #if (CONFIG_SYS_TEXT_BASE == 0xFFE00000)                /* Boot low */
89 #   define CONFIG_SYS_LOWBOOT           1
90 #endif
91
92 /*
93  * Autobooting
94  */
95
96 #define CONFIG_PREBOOT  "echo;" \
97         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
98         "echo"
99
100 #undef  CONFIG_BOOTARGS
101
102 #define CONFIG_IPADDR           192.168.100.2
103 #define CONFIG_SERVERIP         192.168.100.1
104 #define CONFIG_NETMASK          255.255.255.0
105 #define HOSTNAME                inka4x0
106 #define CONFIG_BOOTFILE         "/tftpboot/inka4x0/uImage"
107 #define CONFIG_ROOTPATH         "/opt/eldk/ppc_6xx"
108
109 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
110         "netdev=eth0\0"                                                 \
111         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
112                 "nfsroot=${serverip}:${rootpath}\0"                     \
113         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
114         "addip=setenv bootargs ${bootargs} "                            \
115                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
116                 ":${hostname}:${netdev}:off panic=1\0"                  \
117         "addcons=setenv bootargs ${bootargs} "                          \
118                 "console=ttyS0,${baudrate}\0"                           \
119         "flash_nfs=run nfsargs addip addcons;"                          \
120                 "bootm ${kernel_addr}\0"                                \
121         "net_nfs=tftp 200000 ${bootfile};"                              \
122                 "run nfsargs addip addcons;bootm\0"                     \
123         "enable_disp=mw.l 100000 04000000 1;"                           \
124                 "cp.l 100000 f0000b20 1;"                               \
125                 "cp.l 100000 f0000b28 1\0"                              \
126         "ideargs=setenv bootargs root=/dev/hda1 rw\0"                   \
127         "ide_boot=ext2load ide 0:1 200000 uImage;"                      \
128                 "run ideargs addip addcons enable_disp;bootm\0"         \
129         "brightness=255\0"                                              \
130         ""
131
132 #define CONFIG_BOOTCOMMAND      "run ide_boot"
133
134 /*
135  * IPB Bus clocking configuration.
136  */
137 #define CONFIG_SYS_IPBCLK_EQUALS_XLBCLK         /* define for 133MHz speed */
138
139 /*
140  * Flash configuration
141  */
142 #define CONFIG_SYS_FLASH_CFI            1       /* Flash is CFI conformant */
143 #define CONFIG_FLASH_CFI_DRIVER 1
144 #define CONFIG_SYS_FLASH_BASE           0xffe00000
145 #define CONFIG_SYS_FLASH_SIZE           0x00200000
146 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of memory banks */
147 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
148 #define CONFIG_SYS_MAX_FLASH_SECT       128     /* max num of sects on one chip */
149 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1     /* use buffered writes (20x faster) */
150
151 /*
152  * Environment settings
153  */
154 #define CONFIG_ENV_IS_IN_FLASH  1
155 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + 0x4000)
156 #define CONFIG_ENV_SIZE         0x2000
157 #define CONFIG_ENV_SECT_SIZE    0x2000
158 #define CONFIG_ENV_OVERWRITE    1
159 #define CONFIG_SYS_USE_PPCENV                   /* Environment embedded in sect .ppcenv */
160
161 /*
162  * Memory map
163  */
164 #define CONFIG_SYS_MBAR         0xF0000000
165 #define CONFIG_SYS_SDRAM_BASE           0x00000000
166 #define CONFIG_SYS_DEFAULT_MBAR 0x80000000
167
168 /*
169  * SDRAM controller configuration
170  */
171 #undef CONFIG_SDR_MT48LC16M16A2
172 #undef CONFIG_DDR_MT46V16M16
173 #undef CONFIG_DDR_MT46V32M16
174 #undef CONFIG_DDR_HYB25D512160BF
175 #define CONFIG_DDR_K4H511638C
176
177 /* Use ON-Chip SRAM until RAM will be available */
178 #define CONFIG_SYS_INIT_RAM_ADDR        MPC5XXX_SRAM
179
180 /* preserve space for the post_word at end of on-chip SRAM */
181 #define MPC5XXX_SRAM_POST_SIZE (MPC5XXX_SRAM_SIZE - 4)
182
183 #ifdef CONFIG_POST
184 #define CONFIG_SYS_INIT_RAM_SIZE        MPC5XXX_SRAM_POST_SIZE
185 #else
186 #define CONFIG_SYS_INIT_RAM_SIZE        MPC5XXX_SRAM_SIZE
187 #endif
188
189 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
190 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
191
192 #define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_TEXT_BASE
193 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
194 #   define CONFIG_SYS_RAMBOOT           1
195 #endif
196
197 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
198 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
199 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
200
201 /*
202  * Ethernet configuration
203  */
204 #define CONFIG_MPC5xxx_FEC      1
205 #define CONFIG_MPC5xxx_FEC_MII100
206 /*
207  * Define CONFIG_MPC5xxx_FEC_MII10 to force FEC at 10Mb
208  */
209 /* #define CONFIG_MPC5xxx_FEC_MII10 */
210 #define CONFIG_PHY_ADDR         0x00
211 #define CONFIG_MII
212
213 /*
214  * GPIO configuration
215  *
216  * use CS1 as gpio_wkup_6 output
217  *      Bit 0 (mask: 0x80000000): 0
218  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
219  *      00 -> No Alternatives, I2C1 is used for onboard EEPROM
220  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1 do not use on TQM5200 with onboard
221  *            EEPROM
222  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
223  * use PSC2 as UART: Bits 24-27 (mask: 0x00000070): 0100
224  * use PSC3 as UART: Bits 20-23 (mask: 0x00000700): 0100
225  * use PSC6 as UART: Bits  9-11 (mask: 0x00700000): 0101
226  */
227 #define CONFIG_SYS_GPS_PORT_CONFIG      0x01501444
228
229 /*
230  * RTC configuration
231  */
232 #define CONFIG_RTC_RTC4543      1       /* use external RTC */
233
234 /*
235  * Software (bit-bang) three wire serial configuration
236  *
237  * Note that we need the ifdefs because otherwise compilation of
238  * mkimage.c fails.
239  */
240 #define CONFIG_SOFT_TWS         1
241
242 #ifdef TWS_IMPLEMENTATION
243 #include <mpc5xxx.h>
244 #include <asm/io.h>
245
246 #define TWS_CE          MPC5XXX_GPIO_WKUP_PSC1_4 /* GPIO_WKUP_0 */
247 #define TWS_WR          MPC5XXX_GPIO_WKUP_PSC2_4 /* GPIO_WKUP_1 */
248 #define TWS_DATA        MPC5XXX_GPIO_SINT_PSC3_4 /* GPIO_SINT_0 */
249 #define TWS_CLK         MPC5XXX_GPIO_SINT_PSC3_5 /* GPIO_SINT_1 */
250
251 static inline void tws_ce(unsigned bit)
252 {
253         struct mpc5xxx_wu_gpio *wu_gpio =
254                 (struct mpc5xxx_wu_gpio *)MPC5XXX_WU_GPIO;
255         if (bit)
256                 setbits_8(&wu_gpio->dvo, TWS_CE);
257         else
258                 clrbits_8(&wu_gpio->dvo, TWS_CE);
259 }
260
261 static inline void tws_wr(unsigned bit)
262 {
263         struct mpc5xxx_wu_gpio *wu_gpio =
264                 (struct mpc5xxx_wu_gpio *)MPC5XXX_WU_GPIO;
265         if (bit)
266                 setbits_8(&wu_gpio->dvo, TWS_WR);
267         else
268                 clrbits_8(&wu_gpio->dvo, TWS_WR);
269 }
270
271 static inline void tws_clk(unsigned bit)
272 {
273         struct mpc5xxx_gpio *gpio =
274                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
275         if (bit)
276                 setbits_8(&gpio->sint_dvo, TWS_CLK);
277         else
278                 clrbits_8(&gpio->sint_dvo, TWS_CLK);
279 }
280
281 static inline void tws_data(unsigned bit)
282 {
283         struct mpc5xxx_gpio *gpio =
284                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
285         if (bit)
286                 setbits_8(&gpio->sint_dvo, TWS_DATA);
287         else
288                 clrbits_8(&gpio->sint_dvo, TWS_DATA);
289 }
290
291 static inline unsigned tws_data_read(void)
292 {
293         struct mpc5xxx_gpio *gpio =
294                         (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
295         return !!(in_8(&gpio->sint_ival) & TWS_DATA);
296 }
297
298 static inline void tws_data_config_output(unsigned output)
299 {
300         struct mpc5xxx_gpio *gpio =
301                 (struct mpc5xxx_gpio *)MPC5XXX_GPIO;
302         if (output)
303                 setbits_8(&gpio->sint_ddr, TWS_DATA);
304         else
305                 clrbits_8(&gpio->sint_ddr, TWS_DATA);
306 }
307 #endif /* TWS_IMPLEMENTATION */
308
309 /*
310  * Miscellaneous configurable options
311  */
312 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
313 #if defined(CONFIG_CMD_KGDB)
314 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size  */
315 #else
316 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size  */
317 #endif
318 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
319 #define CONFIG_SYS_MAXARGS              16      /* max number of command args   */
320 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
321
322 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC5xxx CPUs                     */
323 #if defined(CONFIG_CMD_KGDB)
324 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value        */
325 #endif
326
327 /* Enable an alternate, more extensive memory test */
328 #define CONFIG_SYS_ALT_MEMTEST
329
330 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
331 #define CONFIG_SYS_MEMTEST_END          0x00f00000      /* 1 ... 15 MB in DRAM  */
332
333 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
334
335 /*
336  * Various low-level settings
337  */
338 #define CONFIG_SYS_HID0_INIT            HID0_ICE | HID0_ICFI
339 #define CONFIG_SYS_HID0_FINAL           HID0_ICE
340
341 #define CONFIG_SYS_BOOTCS_START CONFIG_SYS_FLASH_BASE
342 #define CONFIG_SYS_BOOTCS_SIZE          CONFIG_SYS_FLASH_SIZE
343 #define CONFIG_SYS_BOOTCS_CFG           0x00087800 /* for pci_clk  = 66 MHz */
344 #define CONFIG_SYS_CS0_START            CONFIG_SYS_FLASH_BASE
345 #define CONFIG_SYS_CS0_SIZE             CONFIG_SYS_FLASH_SIZE
346
347 /* 32Mbit SRAM @0x30000000 */
348 #define CONFIG_SYS_CS1_START            0x30000000
349 #define CONFIG_SYS_CS1_SIZE             0x00400000
350 #define CONFIG_SYS_CS1_CFG              0x31800 /* for pci_clk = 33 MHz */
351
352 /* 2 quad UART @0x80000000 (MBAR is relocated to 0xF0000000) */
353 #define CONFIG_SYS_CS2_START            0x80000000
354 #define CONFIG_SYS_CS2_SIZE             0x0001000
355 #define CONFIG_SYS_CS2_CFG              0x21800  /* for pci_clk = 33 MHz */
356
357 /* GPIO in @0x30400000 */
358 #define CONFIG_SYS_CS3_START            0x30400000
359 #define CONFIG_SYS_CS3_SIZE             0x00100000
360 #define CONFIG_SYS_CS3_CFG              0x31800 /* for pci_clk = 33 MHz */
361
362 #define CONFIG_SYS_CS_BURST             0x00000000
363 #define CONFIG_SYS_CS_DEADCYCLE 0x33333333
364
365 /*-----------------------------------------------------------------------
366  * USB stuff
367  *-----------------------------------------------------------------------
368  */
369 #define CONFIG_USB_OHCI
370 #define CONFIG_USB_CLOCK        0x00015555
371 #define CONFIG_USB_CONFIG       0x00001000
372 #define CONFIG_USB_STORAGE
373
374 /*-----------------------------------------------------------------------
375  * IDE/ATA stuff Supports IDE harddisk
376  *-----------------------------------------------------------------------
377  */
378
379 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
380
381 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
382 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
383
384 #define CONFIG_IDE_PREINIT
385
386 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
387 #define CONFIG_SYS_IDE_MAXDEVICE        2       /* max. 1 drive per IDE bus     */
388
389 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
390 #define CONFIG_SYS_ATA_BASE_ADDR        MPC5XXX_ATA
391 #define CONFIG_SYS_ATA_DATA_OFFSET      0x0060  /* Offset for data I/O          */
392 #define CONFIG_SYS_ATA_REG_OFFSET (CONFIG_SYS_ATA_DATA_OFFSET) /* Offset for normal register accesses */
393 #define CONFIG_SYS_ATA_ALT_OFFSET       0x005C  /* Offset for alternate registers */
394 #define CONFIG_SYS_ATA_STRIDE          4        /* Interval between registers   */
395
396 #define CONFIG_ATAPI            1
397
398 #define CONFIG_SYS_BRIGHTNESS          0xFF     /* LCD Default Brightness (255 = off) */
399
400 #endif /* __CONFIG_H */