Merge branch 'master' of git://www.denx.de/git/u-boot-arm
[platform/kernel/u-boot.git] / include / configs / inka4x0.h
1 /*
2  * (C) Copyright 2003-2005
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 #ifndef __CONFIG_H
25 #define __CONFIG_H
26
27 /*
28  * High Level Configuration Options
29  * (easy to change)
30  */
31
32 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU               */
33 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU)      */
34 #define CONFIG_INKA4X0          1       /* INKA4x0 board                        */
35
36 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz         */
37
38 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
39 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
40
41 #define CONFIG_MISC_INIT_F      1       /* Use misc_init_f()                    */
42
43 /*
44  * Serial console configuration
45  */
46 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1   */
47 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps    */
48 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
49
50 /*
51  * PCI Mapping:
52  * 0x40000000 - 0x4fffffff - PCI Memory
53  * 0x50000000 - 0x50ffffff - PCI IO Space
54  */
55 #define CONFIG_PCI              1
56 #define CONFIG_PCI_PNP          1
57 #define CONFIG_PCI_SCAN_SHOW    1
58
59 #define CONFIG_PCI_MEM_BUS      0x40000000
60 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
61 #define CONFIG_PCI_MEM_SIZE     0x10000000
62
63 #define CONFIG_PCI_IO_BUS       0x50000000
64 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
65 #define CONFIG_PCI_IO_SIZE      0x01000000
66
67 #define CFG_XLB_PIPELINING      1
68
69 /* Partitions */
70 #define CONFIG_MAC_PARTITION
71 #define CONFIG_DOS_PARTITION
72 #define CONFIG_ISO_PARTITION
73
74
75 /*
76  * BOOTP options
77  */
78 #define CONFIG_BOOTP_BOOTFILESIZE
79 #define CONFIG_BOOTP_BOOTPATH
80 #define CONFIG_BOOTP_GATEWAY
81 #define CONFIG_BOOTP_HOSTNAME
82
83
84 /*
85  * Command line configuration.
86  */
87 #include <config_cmd_default.h>
88
89 #define CONFIG_CMD_DHCP
90 #define CONFIG_CMD_EXT2
91 #define CONFIG_CMD_FAT
92 #define CONFIG_CMD_IDE
93 #define CONFIG_CMD_NFS
94 #define CONFIG_CMD_PCI
95 #define CONFIG_CMD_SNTP
96 #define CONFIG_CMD_USB
97
98
99 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
100
101 #if (TEXT_BASE == 0xFFE00000)           /* Boot low */
102 #   define CFG_LOWBOOT          1
103 #endif
104
105 /*
106  * Autobooting
107  */
108 #define CONFIG_BOOTDELAY        1       /* autoboot after 1 second */
109
110 #define CONFIG_PREBOOT  "echo;" \
111         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
112         "echo"
113
114 #undef  CONFIG_BOOTARGS
115
116 #define CONFIG_ETHADDR          00:a0:a4:03:00:00
117 #define CONFIG_OVERWRITE_ETHADDR_ONCE
118
119 #define CONFIG_IPADDR           192.168.100.2
120 #define CONFIG_SERVERIP         192.168.100.1
121 #define CONFIG_NETMASK          255.255.255.0
122 #define HOSTNAME                inka4x0
123 #define CONFIG_BOOTFILE         /tftpboot/inka4x0/uImage
124 #define CONFIG_ROOTPATH         /opt/eldk/ppc_6xx
125
126 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
127         "netdev=eth0\0"                                                 \
128         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
129                 "nfsroot=${serverip}:${rootpath}\0"                     \
130         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
131         "addip=setenv bootargs ${bootargs} "                            \
132                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
133                 ":${hostname}:${netdev}:off panic=1\0"                  \
134         "addcons=setenv bootargs ${bootargs} "                          \
135                 "console=ttyS0,${baudrate}\0"                           \
136         "flash_nfs=run nfsargs addip addcons;"                          \
137                 "bootm ${kernel_addr}\0"                                \
138         "net_nfs=tftp 200000 ${bootfile};"                              \
139                 "run nfsargs addip addcons;bootm\0"                     \
140         "enable_disp=mw.l 100000 04000000 1;"                           \
141                 "cp.l 100000 f0000b20 1;"                               \
142                 "cp.l 100000 f0000b28 1\0"                              \
143         "ideargs=setenv bootargs root=/dev/hda1 rw\0"                   \
144         "ide_boot=ext2load ide 0:1 200000 uImage;"                      \
145                 "run ideargs addip addcons enable_disp;bootm\0"         \
146         "brightness=255\0"                                              \
147         ""
148
149 #define CONFIG_BOOTCOMMAND      "run ide_boot"
150
151 /*
152  * IPB Bus clocking configuration.
153  */
154 #define CFG_IPBCLK_EQUALS_XLBCLK                /* define for 133MHz speed */
155
156 /*
157  * Flash configuration
158  */
159 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant */
160 #define CFG_FLASH_CFI_DRIVER    1
161 #define CFG_FLASH_BASE          0xffe00000
162 #define CFG_FLASH_SIZE          0x00200000
163 #define CFG_MAX_FLASH_BANKS     1       /* max num of memory banks */
164 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH_BASE }
165 #define CFG_MAX_FLASH_SECT      128     /* max num of sects on one chip */
166 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster) */
167
168 /*
169  * Environment settings
170  */
171 #define CFG_ENV_IS_IN_FLASH     1
172 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x4000)
173 #define CFG_ENV_SIZE            0x2000
174 #define CFG_ENV_SECT_SIZE       0x2000
175 #define CONFIG_ENV_OVERWRITE    1
176 #define CFG_USE_PPCENV                  /* Environment embedded in sect .ppcenv */
177
178 /*
179  * Memory map
180  */
181 #define CFG_MBAR                0xF0000000
182 #define CFG_SDRAM_BASE          0x00000000
183 #define CFG_DEFAULT_MBAR        0x80000000
184
185 /*
186  * SDRAM controller configuration
187  */
188 #undef CONFIG_SDR_MT48LC16M16A2
189 #undef CONFIG_DDR_MT46V16M16
190 #undef CONFIG_DDR_MT46V32M16
191 #undef CONFIG_DDR_HYB25D512160BF
192 #define CONFIG_DDR_K4H511638C
193
194 /* Use ON-Chip SRAM until RAM will be available */
195 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
196 #ifdef CONFIG_POST
197 /* preserve space for the post_word at end of on-chip SRAM */
198 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
199 #else
200 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
201 #endif
202
203
204 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
205 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
206 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
207
208 #define CFG_MONITOR_BASE    TEXT_BASE
209 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
210 #   define CFG_RAMBOOT          1
211 #endif
212
213 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
214 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
215 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
216
217 /*
218  * Ethernet configuration
219  */
220 #define CONFIG_MPC5xxx_FEC      1
221 /*
222  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
223  */
224 /* #define CONFIG_FEC_10MBIT 1 */
225 #define CONFIG_PHY_ADDR         0x00
226 #define CONFIG_MII
227
228 /*
229  * GPIO configuration
230  *
231  * use CS1 as gpio_wkup_6 output
232  *      Bit 0 (mask: 0x80000000): 0
233  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
234  *      00 -> No Alternatives, I2C1 is used for onboard EEPROM
235  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1 do not use on TQM5200 with onboard
236  *            EEPROM
237  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
238  * use PSC6_1 and PSC6_3 as GPIO: Bits 9:11 (mask: 0x07000000):
239  *      011 -> PSC6 could not be used as UART or CODEC. IrDA still possible.
240  */
241 #define CFG_GPS_PORT_CONFIG     0x01001004
242
243 /*
244  * RTC configuration
245  */
246 #define CONFIG_RTC_MPC5200      1       /* use internal MPC5200 RTC */
247
248 /*
249  * Miscellaneous configurable options
250  */
251 #define CFG_LONGHELP                    /* undef to save memory     */
252 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
253 #if defined(CONFIG_CMD_KGDB)
254 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
255 #else
256 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
257 #endif
258 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
259 #define CFG_MAXARGS             16      /* max number of command args   */
260 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
261
262 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs                     */
263 #if defined(CONFIG_CMD_KGDB)
264 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value        */
265 #endif
266
267 /* Enable an alternate, more extensive memory test */
268 #define CFG_ALT_MEMTEST
269
270 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
271 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
272
273 #define CFG_LOAD_ADDR           0x100000        /* default load address */
274
275 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
276
277 /*
278  * Enable loopw command.
279  */
280 #define CONFIG_LOOPW
281
282 /*
283  * Various low-level settings
284  */
285 #if defined(CONFIG_MPC5200)
286 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
287 #define CFG_HID0_FINAL          HID0_ICE
288 #else
289 #define CFG_HID0_INIT           0
290 #define CFG_HID0_FINAL          0
291 #endif
292
293 #define CFG_BOOTCS_START        CFG_FLASH_BASE
294 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
295 #define CFG_BOOTCS_CFG          0x00087800 /* for pci_clk  = 66 MHz */
296 #define CFG_CS0_START           CFG_FLASH_BASE
297 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
298
299 /* 32Mbit SRAM @0x30000000 */
300 #define CFG_CS1_START           0x30000000
301 #define CFG_CS1_SIZE            0x00400000
302 #define CFG_CS1_CFG             0x31800 /* for pci_clk = 33 MHz */
303
304 /* 2 quad UART @0x80000000 (MBAR is relocated to 0xF0000000) */
305 #define CFG_CS2_START           0x80000000
306 #define CFG_CS2_SIZE            0x0001000
307 #define CFG_CS2_CFG             0x21800  /* for pci_clk = 33 MHz */
308
309 /* GPIO in @0x30400000 */
310 #define CFG_CS3_START           0x30400000
311 #define CFG_CS3_SIZE            0x00100000
312 #define CFG_CS3_CFG             0x31800 /* for pci_clk = 33 MHz */
313
314 #define CFG_CS_BURST            0x00000000
315 #define CFG_CS_DEADCYCLE        0x33333333
316
317 /*-----------------------------------------------------------------------
318  * USB stuff
319  *-----------------------------------------------------------------------
320  */
321 #define CONFIG_USB_OHCI
322 #define CONFIG_USB_CLOCK        0x00015555
323 #define CONFIG_USB_CONFIG       0x00001000
324 #define CONFIG_USB_STORAGE
325
326 /*-----------------------------------------------------------------------
327  * IDE/ATA stuff Supports IDE harddisk
328  *-----------------------------------------------------------------------
329  */
330
331 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
332
333 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
334 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
335
336 #define CONFIG_IDE_RESET                /* reset for ide supported      */
337 #define CONFIG_IDE_PREINIT
338
339 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
340 #define CFG_IDE_MAXDEVICE       2       /* max. 1 drive per IDE bus     */
341
342 #define CFG_ATA_IDE0_OFFSET     0x0000
343 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
344 #define CFG_ATA_DATA_OFFSET     0x0060  /* Offset for data I/O          */
345 #define CFG_ATA_REG_OFFSET (CFG_ATA_DATA_OFFSET) /* Offset for normal register accesses */
346 #define CFG_ATA_ALT_OFFSET      0x005C  /* Offset for alternate registers */
347 #define CFG_ATA_STRIDE          4       /* Interval between registers   */
348
349 #define CONFIG_ATAPI            1
350
351 #define CFG_BRIGHTNESS          0xFF    /* LCD Default Brightness (255 = off) */
352
353 #endif /* __CONFIG_H */