include/configs/hsdk.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2017 Synopsys, Inc. All rights reserved.
   4  */
   5
   6 #ifndef _CONFIG_HSDK_H_
   7 #define _CONFIG_HSDK_H_
   8
   9 #include <linux/sizes.h>
  10
  11 /*
  12  *  CPU configuration
  13  */
  14 #define NR_CPUS                         4
  15 #define ARC_PERIPHERAL_BASE             0xF0000000
  16 #define ARC_DWMMC_BASE                  (ARC_PERIPHERAL_BASE + 0xA000)
  17 #define ARC_DWGMAC_BASE                 (ARC_PERIPHERAL_BASE + 0x18000)
  18
  19 /*
  20  * Memory configuration
  21  */
  22 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_TEXT_BASE
  23
  24 #define CONFIG_SYS_DDR_SDRAM_BASE       0x80000000
  25 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
  26 #define CONFIG_SYS_SDRAM_SIZE           SZ_1G
  27
  28 #define CONFIG_SYS_INIT_SP_ADDR         \
  29         (CONFIG_SYS_SDRAM_BASE + 0x1000 - GENERATED_GBL_DATA_SIZE)
  30
  31 #define CONFIG_SYS_MALLOC_LEN           SZ_2M
  32 #define CONFIG_SYS_BOOTM_LEN            SZ_128M
  33
  34 /*
  35  * UART configuration
  36  */
  37 #define CONFIG_SYS_NS16550_SERIAL
  38 #define CONFIG_SYS_NS16550_CLK          33330000
  39 #define CONFIG_SYS_NS16550_MEM32
  40
  41 /*
  42  * Ethernet PHY configuration
  43  */
  44
  45 /*
  46  * USB 1.1 configuration
  47  */
  48 #define CONFIG_USB_OHCI_NEW
  49 #define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS 1
  50
  51 /*
  52  * Environment settings
  53  */
  54 #define CONFIG_EXTRA_ENV_SETTINGS \
  55         "upgrade=if mmc rescan && " \
  56                 "fatload mmc 0:1 ${loadaddr} u-boot-update.scr && " \
  57                 "iminfo ${loadaddr} && source ${loadaddr}; then; else echo " \
  58                 "\"Fail to upgrade.\n" \
  59                 "Do you have u-boot-update.scr and u-boot.head on first (FAT) SD card partition?\"" \
  60                 "; fi\0" \
  61         "core_dccm_0=0x10\0" \
  62         "core_dccm_1=0x6\0" \
  63         "core_dccm_2=0x10\0" \
  64         "core_dccm_3=0x6\0" \
  65         "core_iccm_0=0x10\0" \
  66         "core_iccm_1=0x6\0" \
  67         "core_iccm_2=0x10\0" \
  68         "core_iccm_3=0x6\0" \
  69         "core_mask=0xF\0" \
  70         "dcache_ena=0x1\0" \
  71         "icache_ena=0x1\0" \
  72         "non_volatile_limit=0xE\0" \
  73         "hsdk_hs34=setenv core_mask 0x2; setenv icache_ena 0x0; \
  74 setenv dcache_ena 0x0; setenv core_iccm_1 0x7; \
  75 setenv core_dccm_1 0x8; setenv non_volatile_limit 0x0;\0" \
  76         "hsdk_hs36=setenv core_mask 0x1; setenv icache_ena 0x1; \
  77 setenv dcache_ena 0x1; setenv core_iccm_0 0x10; \
  78 setenv core_dccm_0 0x10; setenv non_volatile_limit 0xE;\0" \
  79         "hsdk_hs36_ccm=setenv core_mask 0x2; setenv icache_ena 0x1; \
  80 setenv dcache_ena 0x1; setenv core_iccm_1 0x7; \
  81 setenv core_dccm_1 0x8; setenv non_volatile_limit 0xE;\0" \
  82         "hsdk_hs38=setenv core_mask 0x1; setenv icache_ena 0x1; \
  83 setenv dcache_ena 0x1; setenv core_iccm_0 0x10; \
  84 setenv core_dccm_0 0x10; setenv non_volatile_limit 0xE;\0" \
  85         "hsdk_hs38_ccm=setenv core_mask 0x2; setenv icache_ena 0x1; \
  86 setenv dcache_ena 0x1; setenv core_iccm_1 0x7; \
  87 setenv core_dccm_1 0x8; setenv non_volatile_limit 0xE;\0" \
  88         "hsdk_hs38x2=setenv core_mask 0x3; setenv icache_ena 0x1; \
  89 setenv dcache_ena 0x1; setenv core_iccm_0 0x10; \
  90 setenv core_dccm_0 0x10; setenv non_volatile_limit 0xE; \
  91 setenv core_iccm_1 0x6; setenv core_dccm_1 0x6;\0" \
  92         "hsdk_hs38x3=setenv core_mask 0x7; setenv icache_ena 0x1; \
  93 setenv dcache_ena 0x1; setenv core_iccm_0 0x10; \
  94 setenv core_dccm_0 0x10; setenv non_volatile_limit 0xE; \
  95 setenv core_iccm_1 0x6; setenv core_dccm_1 0x6; \
  96 setenv core_iccm_2 0x10; setenv core_dccm_2 0x10;\0" \
  97         "hsdk_hs38x4=setenv core_mask 0xF; setenv icache_ena 0x1; \
  98 setenv dcache_ena 0x1; setenv core_iccm_0 0x10; \
  99 setenv core_dccm_0 0x10; setenv non_volatile_limit 0xE; \
 100 setenv core_iccm_1 0x6; setenv core_dccm_1 0x6; \
 101 setenv core_iccm_2 0x10; setenv core_dccm_2 0x10; \
 102 setenv core_iccm_3 0x6; setenv core_dccm_3 0x6;\0"
 103
 104 /*
 105  * Environment configuration
 106  */
 107 #define CONFIG_BOOTFILE                 "uImage"
 108
 109 /* Cli configuration */
 110 #define CONFIG_SYS_CBSIZE               SZ_2K
 111
 112 /*
 113  * Callback configuration
 114  */
 115
 116 #endif /* _CONFIG_HSDK_H_ */