include/configs/exynos5250-dt.h

   1 /*
   2  * Copyright (C) 2012 Samsung Electronics
   3  *
   4  * Configuration settings for the SAMSUNG EXYNOS5250 board.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 /* High Level Configuration Options */
  29 #define CONFIG_SAMSUNG                  /* in a SAMSUNG core */
  30 #define CONFIG_S5P                      /* S5P Family */
  31 #define CONFIG_EXYNOS5                  /* which is in a Exynos5 Family */
  32 #define CONFIG_SMDK5250                 /* which is in a SMDK5250 */
  33
  34 #include <asm/arch/cpu.h>               /* get chip and board defs */
  35
  36 #define CONFIG_SYS_GENERIC_BOARD
  37 #define CONFIG_ARCH_CPU_INIT
  38 #define CONFIG_DISPLAY_CPUINFO
  39 #define CONFIG_DISPLAY_BOARDINFO
  40
  41 /* Enable fdt support for Exynos5250 */
  42 #define CONFIG_ARCH_DEVICE_TREE         exynos5250
  43 #define CONFIG_OF_CONTROL
  44 #define CONFIG_OF_SEPARATE
  45
  46 /* Allow tracing to be enabled */
  47 #define CONFIG_TRACE
  48 #define CONFIG_CMD_TRACE
  49 #define CONFIG_TRACE_BUFFER_SIZE        (16 << 20)
  50 #define CONFIG_TRACE_EARLY_SIZE         (8 << 20)
  51 #define CONFIG_TRACE_EARLY
  52 #define CONFIG_TRACE_EARLY_ADDR         0x50000000
  53
  54 /* Keep L2 Cache Disabled */
  55 #define CONFIG_SYS_DCACHE_OFF
  56
  57 /* Enable ACE acceleration for SHA1 and SHA256 */
  58 #define CONFIG_EXYNOS_ACE_SHA
  59 #define CONFIG_SHA_HW_ACCEL
  60
  61 #define CONFIG_SYS_SDRAM_BASE           0x40000000
  62 #define CONFIG_SYS_TEXT_BASE            0x43E00000
  63
  64 /* input clock of PLL: SMDK5250 has 24MHz input clock */
  65 #define CONFIG_SYS_CLK_FREQ             24000000
  66
  67 #define CONFIG_SETUP_MEMORY_TAGS
  68 #define CONFIG_CMDLINE_TAG
  69 #define CONFIG_INITRD_TAG
  70 #define CONFIG_CMDLINE_EDITING
  71
  72 /* MACH_TYPE_SMDK5250 macro will be removed once added to mach-types */
  73 #define MACH_TYPE_SMDK5250              3774
  74 #define CONFIG_MACH_TYPE                MACH_TYPE_SMDK5250
  75
  76 /* Power Down Modes */
  77 #define S5P_CHECK_SLEEP                 0x00000BAD
  78 #define S5P_CHECK_DIDLE                 0xBAD00000
  79 #define S5P_CHECK_LPA                   0xABAD0000
  80
  81 /* Offset for inform registers */
  82 #define INFORM0_OFFSET                  0x800
  83 #define INFORM1_OFFSET                  0x804
  84
  85 /* Size of malloc() pool */
  86 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (4 << 20))
  87
  88 /* select serial console configuration */
  89 #define CONFIG_BAUDRATE                 115200
  90 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
  91 #define CONFIG_SILENT_CONSOLE
  92
  93 /* Enable keyboard */
  94 #define CONFIG_CROS_EC          /* CROS_EC protocol */
  95 #define CONFIG_CROS_EC_SPI              /* Support CROS_EC over SPI */
  96 #define CONFIG_CROS_EC_I2C              /* Support CROS_EC over I2C */
  97 #define CONFIG_CROS_EC_KEYB     /* CROS_EC keyboard input */
  98 #define CONFIG_CMD_CROS_EC
  99 #define CONFIG_KEYBOARD
 100
 101 /* Console configuration */
 102 #define CONFIG_CONSOLE_MUX
 103 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
 104 #define EXYNOS_DEVICE_SETTINGS \
 105                 "stdin=serial,cros-ec-keyb\0" \
 106                 "stdout=serial,lcd\0" \
 107                 "stderr=serial,lcd\0"
 108
 109 #define CONFIG_EXTRA_ENV_SETTINGS \
 110         EXYNOS_DEVICE_SETTINGS
 111
 112 /* SD/MMC configuration */
 113 #define CONFIG_GENERIC_MMC
 114 #define CONFIG_MMC
 115 #define CONFIG_SDHCI
 116 #define CONFIG_S5P_SDHCI
 117 #define CONFIG_DWMMC
 118 #define CONFIG_EXYNOS_DWMMC
 119 #define CONFIG_SUPPORT_EMMC_BOOT
 120
 121
 122 #define CONFIG_BOARD_EARLY_INIT_F
 123 #define CONFIG_SKIP_LOWLEVEL_INIT
 124
 125 /* PWM */
 126 #define CONFIG_PWM
 127
 128 /* allow to overwrite serial and ethaddr */
 129 #define CONFIG_ENV_OVERWRITE
 130
 131 /* Command definition*/
 132 #include <config_cmd_default.h>
 133
 134 #define CONFIG_CMD_PING
 135 #define CONFIG_CMD_ELF
 136 #define CONFIG_CMD_MMC
 137 #define CONFIG_CMD_EXT2
 138 #define CONFIG_CMD_FAT
 139 #define CONFIG_CMD_NET
 140 #define CONFIG_CMD_HASH
 141
 142 #define CONFIG_BOOTDELAY                3
 143 #define CONFIG_ZERO_BOOTDELAY_CHECK
 144
 145 /* Thermal Management Unit */
 146 #define CONFIG_EXYNOS_TMU
 147 #define CONFIG_CMD_DTT
 148 #define CONFIG_TMU_CMD_DTT
 149
 150 /* USB */
 151 #define CONFIG_CMD_USB
 152 #define CONFIG_USB_EHCI
 153 #define CONFIG_USB_EHCI_EXYNOS
 154 #define CONFIG_USB_STORAGE
 155
 156 /* USB boot mode */
 157 #define CONFIG_USB_BOOTING
 158 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
 159 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
 160 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
 161
 162 /* TPM */
 163 #define CONFIG_TPM
 164 #define CONFIG_CMD_TPM
 165 #define CONFIG_TPM_TIS_I2C
 166 #define CONFIG_TPM_TIS_I2C_BUS_NUMBER   3
 167 #define CONFIG_TPM_TIS_I2C_SLAVE_ADDR   0x20
 168
 169 /* MMC SPL */
 170 #define CONFIG_SPL
 171 #define COPY_BL2_FNPTR_ADDR     0x02020030
 172
 173 #define CONFIG_SPL_LIBCOMMON_SUPPORT
 174
 175 /* specific .lds file */
 176 #define CONFIG_SPL_LDSCRIPT     "board/samsung/common/exynos-uboot-spl.lds"
 177 #define CONFIG_SPL_TEXT_BASE    0x02023400
 178 #define CONFIG_SPL_MAX_FOOTPRINT        (14 * 1024)
 179
 180 #define CONFIG_BOOTCOMMAND      "mmc read 40007000 451 2000; bootm 40007000"
 181
 182 /* Miscellaneous configurable options */
 183 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
 184 #define CONFIG_SYS_HUSH_PARSER          /* use "hush" command parser    */
 185 #define CONFIG_SYS_PROMPT               "SMDK5250 # "
 186 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
 187 #define CONFIG_SYS_PBSIZE               384     /* Print Buffer Size */
 188 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
 189 #define CONFIG_DEFAULT_CONSOLE          "console=ttySAC1,115200n8\0"
 190 /* Boot Argument Buffer Size */
 191 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
 192 /* memtest works on */
 193 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
 194 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x5E00000)
 195 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
 196
 197 #define CONFIG_SYS_HZ                   1000
 198
 199 #define CONFIG_RD_LVL
 200
 201 #define CONFIG_NR_DRAM_BANKS    8
 202 #define SDRAM_BANK_SIZE         (256UL << 20UL) /* 256 MB */
 203 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
 204 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
 205 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
 206 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
 207 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
 208 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
 209 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
 210 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
 211 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
 212 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
 213 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
 214 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
 215 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
 216 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
 217 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
 218 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
 219
 220 #define CONFIG_SYS_MONITOR_BASE 0x00000000
 221
 222 /* FLASH and environment organization */
 223 #define CONFIG_SYS_NO_FLASH
 224 #undef CONFIG_CMD_IMLS
 225 #define CONFIG_IDENT_STRING             " for SMDK5250"
 226
 227 #define CONFIG_SYS_MMC_ENV_DEV          0
 228
 229 #define CONFIG_SECURE_BL1_ONLY
 230
 231 /* Secure FW size configuration */
 232 #ifdef  CONFIG_SECURE_BL1_ONLY
 233 #define CONFIG_SEC_FW_SIZE              (8 << 10)       /* 8KB */
 234 #else
 235 #define CONFIG_SEC_FW_SIZE              0
 236 #endif
 237
 238 /* Configuration of BL1, BL2, ENV Blocks on mmc */
 239 #define CONFIG_RES_BLOCK_SIZE   (512)
 240 #define CONFIG_BL1_SIZE         (16 << 10) /*16 K reserved for BL1*/
 241 #define CONFIG_BL2_SIZE         (512UL << 10UL) /* 512 KB */
 242 #define CONFIG_ENV_SIZE         (16 << 10)      /* 16 KB */
 243
 244 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
 245 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
 246 #define CONFIG_ENV_OFFSET       (CONFIG_BL2_OFFSET + CONFIG_BL2_SIZE)
 247
 248 /* U-boot copy size from boot Media to DRAM.*/
 249 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
 250 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
 251
 252 #define CONFIG_SPI_BOOTING
 253 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
 254 #define SPI_FLASH_UBOOT_POS             (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
 255
 256 #define CONFIG_DOS_PARTITION
 257 #define CONFIG_EFI_PARTITION
 258 #define CONFIG_CMD_PART
 259 #define CONFIG_PARTITION_UUIDS
 260
 261
 262 #define CONFIG_IRAM_STACK       0x02050000
 263
 264 #define CONFIG_SYS_INIT_SP_ADDR CONFIG_IRAM_STACK
 265
 266 /* I2C */
 267 #define CONFIG_SYS_I2C_INIT_BOARD
 268 #define CONFIG_HARD_I2C
 269 #define CONFIG_CMD_I2C
 270 #define CONFIG_SYS_I2C_SPEED    100000          /* 100 Kbps */
 271 #define CONFIG_DRIVER_S3C24X0_I2C
 272 #define CONFIG_I2C_MULTI_BUS
 273 #define CONFIG_MAX_I2C_NUM      8
 274 #define CONFIG_SYS_I2C_SLAVE    0x0
 275 #define CONFIG_I2C_EDID
 276
 277 /* PMIC */
 278 #define CONFIG_PMIC
 279 #define CONFIG_PMIC_I2C
 280 #define CONFIG_PMIC_MAX77686
 281
 282 /* SPI */
 283 #define CONFIG_ENV_IS_IN_SPI_FLASH
 284 #define CONFIG_SPI_FLASH
 285
 286 #ifdef CONFIG_SPI_FLASH
 287 #define CONFIG_EXYNOS_SPI
 288 #define CONFIG_CMD_SF
 289 #define CONFIG_CMD_SPI
 290 #define CONFIG_SPI_FLASH_WINBOND
 291 #define CONFIG_SPI_FLASH_GIGADEVICE
 292 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
 293 #define CONFIG_SF_DEFAULT_SPEED         50000000
 294 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
 295 #endif
 296
 297 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 298 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
 299 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
 300 #define CONFIG_ENV_SPI_BUS      1
 301 #define CONFIG_ENV_SPI_MAX_HZ   50000000
 302 #endif
 303
 304 /* PMIC */
 305 #define CONFIG_POWER
 306 #define CONFIG_POWER_I2C
 307 #define CONFIG_POWER_MAX77686
 308
 309 /* SPI */
 310 #define CONFIG_ENV_IS_IN_SPI_FLASH
 311 #define CONFIG_SPI_FLASH
 312
 313 #ifdef CONFIG_SPI_FLASH
 314 #define CONFIG_EXYNOS_SPI
 315 #define CONFIG_CMD_SF
 316 #define CONFIG_CMD_SPI
 317 #define CONFIG_SPI_FLASH_WINBOND
 318 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
 319 #define CONFIG_SF_DEFAULT_SPEED         50000000
 320 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
 321 #endif
 322
 323 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 324 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
 325 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
 326 #define CONFIG_ENV_SPI_BUS      1
 327 #define CONFIG_ENV_SPI_MAX_HZ   50000000
 328 #endif
 329
 330 /* Ethernet Controllor Driver */
 331 #ifdef CONFIG_CMD_NET
 332 #define CONFIG_SMC911X
 333 #define CONFIG_SMC911X_BASE             0x5000000
 334 #define CONFIG_SMC911X_16_BIT
 335 #define CONFIG_ENV_SROM_BANK            1
 336 #endif /*CONFIG_CMD_NET*/
 337
 338 /* Enable PXE Support */
 339 #ifdef CONFIG_CMD_NET
 340 #define CONFIG_CMD_PXE
 341 #define CONFIG_MENU
 342 #endif
 343
 344 /* Sound */
 345 #define CONFIG_CMD_SOUND
 346 #ifdef CONFIG_CMD_SOUND
 347 #define CONFIG_SOUND
 348 #define CONFIG_I2S
 349 #define CONFIG_SOUND_MAX98095
 350 #define CONFIG_SOUND_WM8994
 351 #endif
 352
 353 /* Enable devicetree support */
 354 #define CONFIG_OF_LIBFDT
 355
 356 /* SHA hashing */
 357 #define CONFIG_CMD_HASH
 358 #define CONFIG_HASH_VERIFY
 359 #define CONFIG_SHA1
 360 #define CONFIG_SHA256
 361
 362 /* Display */
 363 #define CONFIG_LCD
 364 #ifdef CONFIG_LCD
 365 #define CONFIG_EXYNOS_FB
 366 #define CONFIG_EXYNOS_DP
 367 #define LCD_XRES                        2560
 368 #define LCD_YRES                        1600
 369 #define LCD_BPP                 LCD_COLOR16
 370 #endif
 371
 372 /* Enable Time Command */
 373 #define CONFIG_CMD_TIME
 374
 375 #endif  /* __CONFIG_H */