include/configs/exynos5-common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2013 Samsung Electronics
   4  *
   5  * Configuration settings for the SAMSUNG EXYNOS5 board.
   6  */
   7
   8 #ifndef __CONFIG_EXYNOS5_COMMON_H
   9 #define __CONFIG_EXYNOS5_COMMON_H
  10
  11 #define CONFIG_EXYNOS5                  /* Exynos5 Family */
  12
  13 #include "exynos-common.h"
  14
  15 #define CONFIG_EXYNOS_SPL
  16
  17 /* Enable ACE acceleration for SHA1 and SHA256 */
  18 #define CONFIG_EXYNOS_ACE_SHA
  19
  20 /* Power Down Modes */
  21 #define S5P_CHECK_SLEEP                 0x00000BAD
  22 #define S5P_CHECK_DIDLE                 0xBAD00000
  23 #define S5P_CHECK_LPA                   0xABAD0000
  24
  25 /* Offset for inform registers */
  26 #define INFORM0_OFFSET                  0x800
  27 #define INFORM1_OFFSET                  0x804
  28 #define INFORM2_OFFSET                  0x808
  29 #define INFORM3_OFFSET                  0x80c
  30
  31 /* select serial console configuration */
  32 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
  33
  34 /* Thermal Management Unit */
  35 #define CONFIG_EXYNOS_TMU
  36
  37 /* MMC SPL */
  38 #define COPY_BL2_FNPTR_ADDR     0x02020030
  39
  40 #define CONFIG_RD_LVL
  41
  42 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
  43 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
  44 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
  45 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
  46 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
  47 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
  48 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
  49 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
  50 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
  51 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
  52 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
  53 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
  54 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
  55 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
  56 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
  57 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
  58
  59 #define CONFIG_SYS_MONITOR_BASE 0x00000000
  60
  61 /* SPI */
  62
  63 /* Ethernet Controllor Driver */
  64 #ifdef CONFIG_CMD_NET
  65 #define CONFIG_ENV_SROM_BANK            1
  66 #endif /*CONFIG_CMD_NET*/
  67
  68 /* Enable Time Command */
  69
  70 /* USB */
  71
  72 /* USB boot mode */
  73 #define CONFIG_USB_BOOTING
  74 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
  75 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
  76 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
  77
  78 #define BOOT_TARGET_DEVICES(func) \
  79         func(MMC, mmc, 2) \
  80         func(MMC, mmc, 1) \
  81         func(MMC, mmc, 0) \
  82         func(PXE, pxe, na) \
  83         func(DHCP, dhcp, na)
  84
  85 #include <config_distro_bootcmd.h>
  86
  87 #ifndef MEM_LAYOUT_ENV_SETTINGS
  88 /* 2GB RAM, bootm size of 256M, load scripts after that */
  89 #define MEM_LAYOUT_ENV_SETTINGS \
  90         "bootm_size=0x10000000\0" \
  91         "kernel_addr_r=0x42000000\0" \
  92         "fdt_addr_r=0x43000000\0" \
  93         "ramdisk_addr_r=0x43300000\0" \
  94         "scriptaddr=0x50000000\0" \
  95         "pxefile_addr_r=0x51000000\0"
  96 #endif
  97
  98 #ifndef EXYNOS_DEVICE_SETTINGS
  99 #define EXYNOS_DEVICE_SETTINGS \
 100         "stdin=serial\0" \
 101         "stdout=serial\0" \
 102         "stderr=serial\0"
 103 #endif
 104
 105 #ifndef EXYNOS_FDTFILE_SETTING
 106 #define EXYNOS_FDTFILE_SETTING
 107 #endif
 108
 109 #define CONFIG_EXTRA_ENV_SETTINGS \
 110         EXYNOS_DEVICE_SETTINGS \
 111         EXYNOS_FDTFILE_SETTING \
 112         MEM_LAYOUT_ENV_SETTINGS \
 113         BOOTENV
 114
 115 #endif  /* __CONFIG_EXYNOS5_COMMON_H */