9297fbdc08176445baf2c00797edd7f3de0c7438
[platform/kernel/u-boot.git] / include / configs / exynos5-common.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright (C) 2013 Samsung Electronics
4  *
5  * Configuration settings for the SAMSUNG EXYNOS5 board.
6  */
7
8 #ifndef __CONFIG_EXYNOS5_COMMON_H
9 #define __CONFIG_EXYNOS5_COMMON_H
10
11 #define CONFIG_EXYNOS5                  /* Exynos5 Family */
12
13 #include "exynos-common.h"
14
15 #define CONFIG_EXYNOS_SPL
16
17 #ifdef FTRACE
18 #define CONFIG_TRACE
19 #define CONFIG_TRACE_BUFFER_SIZE        (16 << 20)
20 #define CONFIG_TRACE_EARLY_SIZE         (8 << 20)
21 #define CONFIG_TRACE_EARLY
22 #define CONFIG_TRACE_EARLY_ADDR         0x50000000
23 #endif
24
25 /* Enable ACE acceleration for SHA1 and SHA256 */
26 #define CONFIG_EXYNOS_ACE_SHA
27
28 /* Power Down Modes */
29 #define S5P_CHECK_SLEEP                 0x00000BAD
30 #define S5P_CHECK_DIDLE                 0xBAD00000
31 #define S5P_CHECK_LPA                   0xABAD0000
32
33 /* Offset for inform registers */
34 #define INFORM0_OFFSET                  0x800
35 #define INFORM1_OFFSET                  0x804
36 #define INFORM2_OFFSET                  0x808
37 #define INFORM3_OFFSET                  0x80c
38
39 /* select serial console configuration */
40 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
41
42 /* Thermal Management Unit */
43 #define CONFIG_EXYNOS_TMU
44
45 /* MMC SPL */
46 #define COPY_BL2_FNPTR_ADDR     0x02020030
47
48 /* specific .lds file */
49
50 /* Boot Argument Buffer Size */
51 /* memtest works on */
52 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
53
54 #define CONFIG_RD_LVL
55
56 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
57 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
58 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
59 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
60 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
61 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
62 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
63 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
64 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
65 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
66 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
67 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
68 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
69 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
70 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
71 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
72
73 #define CONFIG_SYS_MONITOR_BASE 0x00000000
74
75 #define CONFIG_SECURE_BL1_ONLY
76
77 /* Secure FW size configuration */
78 #ifdef CONFIG_SECURE_BL1_ONLY
79 #define CONFIG_SEC_FW_SIZE (8 << 10) /* 8KB */
80 #else
81 #define CONFIG_SEC_FW_SIZE 0
82 #endif
83
84 /* Configuration of BL1, BL2, ENV Blocks on mmc */
85 #define CONFIG_RES_BLOCK_SIZE   (512)
86 #define CONFIG_BL1_SIZE (16 << 10) /*16 K reserved for BL1*/
87 #define CONFIG_BL2_SIZE (512UL << 10UL) /* 512 KB */
88
89 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
90 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
91
92 /* U-Boot copy size from boot Media to DRAM.*/
93 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
94 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
95
96 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
97 #define SPI_FLASH_UBOOT_POS     (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
98
99 /* I2C */
100 #define CONFIG_SYS_I2C_S3C24X0
101 #define CONFIG_SYS_I2C_S3C24X0_SPEED    100000          /* 100 Kbps */
102 #define CONFIG_SYS_I2C_S3C24X0_SLAVE    0x0
103
104 /* SPI */
105
106 /* Ethernet Controllor Driver */
107 #ifdef CONFIG_CMD_NET
108 #define CONFIG_ENV_SROM_BANK            1
109 #endif /*CONFIG_CMD_NET*/
110
111 /* Enable Time Command */
112
113 /* USB */
114
115 /* USB boot mode */
116 #define CONFIG_USB_BOOTING
117 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
118 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
119 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
120
121 #define BOOT_TARGET_DEVICES(func) \
122         func(MMC, mmc, 2) \
123         func(MMC, mmc, 1) \
124         func(MMC, mmc, 0) \
125         func(PXE, pxe, na) \
126         func(DHCP, dhcp, na)
127
128 #include <config_distro_bootcmd.h>
129
130 #ifndef MEM_LAYOUT_ENV_SETTINGS
131 /* 2GB RAM, bootm size of 256M, load scripts after that */
132 #define MEM_LAYOUT_ENV_SETTINGS \
133         "bootm_size=0x10000000\0" \
134         "kernel_addr_r=0x42000000\0" \
135         "fdt_addr_r=0x43000000\0" \
136         "ramdisk_addr_r=0x43300000\0" \
137         "scriptaddr=0x50000000\0" \
138         "pxefile_addr_r=0x51000000\0"
139 #endif
140
141 #ifndef EXYNOS_DEVICE_SETTINGS
142 #define EXYNOS_DEVICE_SETTINGS \
143         "stdin=serial\0" \
144         "stdout=serial\0" \
145         "stderr=serial\0"
146 #endif
147
148 #ifndef EXYNOS_FDTFILE_SETTING
149 #define EXYNOS_FDTFILE_SETTING
150 #endif
151
152 #define CONFIG_EXTRA_ENV_SETTINGS \
153         EXYNOS_DEVICE_SETTINGS \
154         EXYNOS_FDTFILE_SETTING \
155         MEM_LAYOUT_ENV_SETTINGS \
156         BOOTENV
157
158 #endif  /* __CONFIG_EXYNOS5_COMMON_H */