include/configs/exynos5-common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2013 Samsung Electronics
   4  *
   5  * Configuration settings for the SAMSUNG EXYNOS5 board.
   6  */
   7
   8 #ifndef __CONFIG_EXYNOS5_COMMON_H
   9 #define __CONFIG_EXYNOS5_COMMON_H
  10
  11 #define CONFIG_EXYNOS5                  /* Exynos5 Family */
  12
  13 #include "exynos-common.h"
  14
  15 #define CONFIG_EXYNOS_SPL
  16
  17 /* Enable ACE acceleration for SHA1 and SHA256 */
  18 #define CONFIG_EXYNOS_ACE_SHA
  19
  20 /* Power Down Modes */
  21 #define S5P_CHECK_SLEEP                 0x00000BAD
  22 #define S5P_CHECK_DIDLE                 0xBAD00000
  23 #define S5P_CHECK_LPA                   0xABAD0000
  24
  25 /* Offset for inform registers */
  26 #define INFORM0_OFFSET                  0x800
  27 #define INFORM1_OFFSET                  0x804
  28 #define INFORM2_OFFSET                  0x808
  29 #define INFORM3_OFFSET                  0x80c
  30
  31 /* select serial console configuration */
  32 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
  33
  34 /* Thermal Management Unit */
  35 #define CONFIG_EXYNOS_TMU
  36
  37 /* MMC SPL */
  38 #define COPY_BL2_FNPTR_ADDR     0x02020030
  39
  40 #define CONFIG_RD_LVL
  41
  42 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
  43 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
  44 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
  45 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
  46 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
  47 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
  48 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
  49 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
  50 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
  51 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
  52 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
  53 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
  54 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
  55 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
  56 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
  57 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
  58
  59 #define CONFIG_SYS_MONITOR_BASE 0x00000000
  60
  61 #define CONFIG_SECURE_BL1_ONLY
  62
  63 /* Secure FW size configuration */
  64 #ifdef CONFIG_SECURE_BL1_ONLY
  65 #define CONFIG_SEC_FW_SIZE (8 << 10) /* 8KB */
  66 #else
  67 #define CONFIG_SEC_FW_SIZE 0
  68 #endif
  69
  70 /* Configuration of BL1, BL2, ENV Blocks on mmc */
  71 #define CONFIG_RES_BLOCK_SIZE   (512)
  72 #define CONFIG_BL1_SIZE (16 << 10) /*16 K reserved for BL1*/
  73 #define CONFIG_BL2_SIZE (512UL << 10UL) /* 512 KB */
  74
  75 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
  76 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
  77
  78 /* U-Boot copy size from boot Media to DRAM.*/
  79 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
  80 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
  81
  82 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
  83 #define SPI_FLASH_UBOOT_POS     (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
  84
  85 /* SPI */
  86
  87 /* Ethernet Controllor Driver */
  88 #ifdef CONFIG_CMD_NET
  89 #define CONFIG_ENV_SROM_BANK            1
  90 #endif /*CONFIG_CMD_NET*/
  91
  92 /* Enable Time Command */
  93
  94 /* USB */
  95
  96 /* USB boot mode */
  97 #define CONFIG_USB_BOOTING
  98 #define EXYNOS_COPY_USB_FNPTR_ADDR      0x02020070
  99 #define EXYNOS_USB_SECONDARY_BOOT       0xfeed0002
 100 #define EXYNOS_IRAM_SECONDARY_BASE      0x02020018
 101
 102 #define BOOT_TARGET_DEVICES(func) \
 103         func(MMC, mmc, 2) \
 104         func(MMC, mmc, 1) \
 105         func(MMC, mmc, 0) \
 106         func(PXE, pxe, na) \
 107         func(DHCP, dhcp, na)
 108
 109 #include <config_distro_bootcmd.h>
 110
 111 #ifndef MEM_LAYOUT_ENV_SETTINGS
 112 /* 2GB RAM, bootm size of 256M, load scripts after that */
 113 #define MEM_LAYOUT_ENV_SETTINGS \
 114         "bootm_size=0x10000000\0" \
 115         "kernel_addr_r=0x42000000\0" \
 116         "fdt_addr_r=0x43000000\0" \
 117         "ramdisk_addr_r=0x43300000\0" \
 118         "scriptaddr=0x50000000\0" \
 119         "pxefile_addr_r=0x51000000\0"
 120 #endif
 121
 122 #ifndef EXYNOS_DEVICE_SETTINGS
 123 #define EXYNOS_DEVICE_SETTINGS \
 124         "stdin=serial\0" \
 125         "stdout=serial\0" \
 126         "stderr=serial\0"
 127 #endif
 128
 129 #ifndef EXYNOS_FDTFILE_SETTING
 130 #define EXYNOS_FDTFILE_SETTING
 131 #endif
 132
 133 #define CONFIG_EXTRA_ENV_SETTINGS \
 134         EXYNOS_DEVICE_SETTINGS \
 135         EXYNOS_FDTFILE_SETTING \
 136         MEM_LAYOUT_ENV_SETTINGS \
 137         BOOTENV
 138
 139 #endif  /* __CONFIG_EXYNOS5_COMMON_H */