include/configs/dra7xx_evm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2013
   4  * Texas Instruments Incorporated.
   5  * Lokesh Vutla   <lokeshvutla@ti.com>
   6  *
   7  * Configuration settings for the TI DRA7XX board.
   8  * See ti_omap5_common.h for omap5 common settings.
   9  */
  10
  11 #ifndef __CONFIG_DRA7XX_EVM_H
  12 #define __CONFIG_DRA7XX_EVM_H
  13
  14 #include <environment/ti/dfu.h>
  15
  16 #define CONFIG_IODELAY_RECALIBRATION
  17
  18 #define CONFIG_VERY_BIG_RAM
  19 #define CONFIG_MAX_MEM_MAPPED           0x80000000
  20
  21 #ifndef CONFIG_QSPI_BOOT
  22 /* MMC ENV related defines */
  23 #define CONFIG_SYS_MMC_ENV_DEV          1       /* SLOT2: eMMC(1) */
  24 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)
  25 #endif
  26
  27 #if (CONFIG_CONS_INDEX == 1)
  28 #define CONSOLEDEV                      "ttyS0"
  29 #elif (CONFIG_CONS_INDEX == 3)
  30 #define CONSOLEDEV                      "ttyS2"
  31 #endif
  32 #define CONFIG_SYS_NS16550_COM1         UART1_BASE      /* Base EVM has UART0 */
  33 #define CONFIG_SYS_NS16550_COM2         UART2_BASE      /* UART2 */
  34 #define CONFIG_SYS_NS16550_COM3         UART3_BASE      /* UART3 */
  35
  36 #define CONFIG_ENV_EEPROM_IS_ON_I2C
  37 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* Main EEPROM */
  38 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  2
  39
  40 #define CONFIG_SYS_OMAP_ABE_SYSCK
  41
  42 #ifndef CONFIG_SPL_BUILD
  43 #define DFUARGS \
  44         "dfu_bufsiz=0x10000\0" \
  45         DFU_ALT_INFO_MMC \
  46         DFU_ALT_INFO_EMMC \
  47         DFU_ALT_INFO_RAM \
  48         DFU_ALT_INFO_QSPI
  49 #endif
  50
  51 #ifdef CONFIG_SPL_BUILD
  52 #undef CONFIG_CMD_BOOTD
  53 #ifdef CONFIG_SPL_DFU
  54 #define CONFIG_SPL_LOAD_FIT_ADDRESS 0x80200000
  55 #define DFUARGS \
  56         "dfu_bufsiz=0x10000\0" \
  57         DFU_ALT_INFO_RAM
  58 #endif
  59 #endif
  60
  61 #include <configs/ti_omap5_common.h>
  62
  63 /* Enhance our eMMC support / experience. */
  64 #define CONFIG_HSMMC2_8BIT
  65
  66 /* CPSW Ethernet */
  67 #define CONFIG_BOOTP_DNS2
  68 #define CONFIG_BOOTP_SEND_HOSTNAME
  69 #define CONFIG_NET_RETRY_COUNT          10
  70 #define CONFIG_PHY_TI
  71
  72 /*
  73  * Default to using SPI for environment, etc.
  74  * 0x000000 - 0x040000 : QSPI.SPL (256KiB)
  75  * 0x040000 - 0x140000 : QSPI.u-boot (1MiB)
  76  * 0x140000 - 0x1C0000 : QSPI.u-boot-spl-os (512KiB)
  77  * 0x1C0000 - 0x1D0000 : QSPI.u-boot-env (64KiB)
  78  * 0x1D0000 - 0x1E0000 : QSPI.u-boot-env.backup1 (64KiB)
  79  * 0x1E0000 - 0x9E0000 : QSPI.kernel (8MiB)
  80  * 0x9E0000 - 0x2000000 : USERLAND
  81  */
  82 #define CONFIG_SYS_SPI_KERNEL_OFFS      0x1E0000
  83 #define CONFIG_SYS_SPI_ARGS_OFFS        0x140000
  84 #define CONFIG_SYS_SPI_ARGS_SIZE        0x80000
  85 #if defined(CONFIG_QSPI_BOOT)
  86 #define CONFIG_ENV_SIZE                 (64 << 10)
  87 #define CONFIG_ENV_SECT_SIZE            (64 << 10) /* 64 KB sectors */
  88 #define CONFIG_ENV_OFFSET               0x1C0000
  89 #define CONFIG_ENV_OFFSET_REDUND        0x1D0000
  90 #endif
  91
  92 /* SPI SPL */
  93
  94 /* USB xHCI HOST */
  95 #define CONFIG_USB_XHCI_OMAP
  96
  97 #define CONFIG_OMAP_USB2PHY2_HOST
  98
  99 /* SATA */
 100 #define CONFIG_SCSI_AHCI_PLAT
 101
 102 /* NAND support */
 103 #ifdef CONFIG_NAND
 104 /* NAND: device related configs */
 105 #define CONFIG_SYS_NAND_PAGE_SIZE       2048
 106 #define CONFIG_SYS_NAND_OOBSIZE         64
 107 #define CONFIG_SYS_NAND_BLOCK_SIZE      (128*1024)
 108 #define CONFIG_SYS_NAND_PAGE_COUNT      (CONFIG_SYS_NAND_BLOCK_SIZE / \
 109                                          CONFIG_SYS_NAND_PAGE_SIZE)
 110 #define CONFIG_SYS_NAND_5_ADDR_CYCLE
 111 /* NAND: driver related configs */
 112 #define CONFIG_SYS_NAND_ONFI_DETECTION
 113 #define CONFIG_NAND_OMAP_ECCSCHEME      OMAP_ECC_BCH8_CODE_HW
 114 #define CONFIG_SYS_NAND_BAD_BLOCK_POS   NAND_LARGE_BADBLOCK_POS
 115 #define CONFIG_SYS_NAND_ECCPOS          { 2, 3, 4, 5, 6, 7, 8, 9, \
 116                                          10, 11, 12, 13, 14, 15, 16, 17, \
 117                                          18, 19, 20, 21, 22, 23, 24, 25, \
 118                                          26, 27, 28, 29, 30, 31, 32, 33, \
 119                                          34, 35, 36, 37, 38, 39, 40, 41, \
 120                                          42, 43, 44, 45, 46, 47, 48, 49, \
 121                                          50, 51, 52, 53, 54, 55, 56, 57, }
 122 #define CONFIG_SYS_NAND_ECCSIZE         512
 123 #define CONFIG_SYS_NAND_ECCBYTES        14
 124 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x00140000
 125 /* NAND: SPL related configs */
 126 /* NAND: SPL falcon mode configs */
 127 #ifdef CONFIG_SPL_OS_BOOT
 128 #define CONFIG_SYS_NAND_SPL_KERNEL_OFFS 0x00200000 /* kernel offset */
 129 #endif
 130 #endif /* !CONFIG_NAND */
 131
 132 /* Parallel NOR Support */
 133 #if defined(CONFIG_NOR)
 134 /* NOR: device related configs */
 135 #define CONFIG_SYS_MAX_FLASH_SECT       512
 136 #define CONFIG_SYS_FLASH_CFI_WIDTH      FLASH_CFI_16BIT
 137 #define CONFIG_SYS_FLASH_SIZE           (64 * 1024 * 1024) /* 64 MB */
 138 /* #define CONFIG_INIT_IGNORE_ERROR */
 139 #define CONFIG_SYS_MAX_FLASH_BANKS      1
 140 #define CONFIG_SYS_FLASH_BASE           (0x08000000)
 141 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_FLASH_BASE
 142 /* Reduce SPL size by removing unlikey targets */
 143 #ifdef CONFIG_NOR_BOOT
 144 #define CONFIG_ENV_SECT_SIZE            (128 * 1024)    /* 128 KiB */
 145 #define CONFIG_ENV_OFFSET               0x001c0000
 146 #define CONFIG_ENV_OFFSET_REDUND        0x001e0000
 147 #endif
 148 #endif  /* NOR support */
 149
 150 #endif /* __CONFIG_DRA7XX_EVM_H */