Merge branch 'master' of git://git.denx.de/u-boot-samsung
[platform/kernel/u-boot.git] / include / configs / db-mv784mp-gp.h
1 /*
2  * Copyright (C) 2014-2015 Stefan Roese <sr@denx.de>
3  *
4  * SPDX-License-Identifier:     GPL-2.0+
5  */
6
7 #ifndef _CONFIG_DB_MV7846MP_GP_H
8 #define _CONFIG_DB_MV7846MP_GP_H
9
10 /*
11  * High Level Configuration Options (easy to change)
12  */
13 #define CONFIG_DB_784MP_GP              /* Board target name for DDR training */
14
15 #define CONFIG_DISPLAY_BOARDINFO_LATE
16
17 /*
18  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
19  * for DDR ECC byte filling in the SPL before loading the main
20  * U-Boot into it.
21  */
22 #define CONFIG_SYS_TEXT_BASE    0x00800000
23 #define CONFIG_SYS_TCLK         250000000       /* 250MHz */
24
25 /*
26  * Commands configuration
27  */
28 #define CONFIG_SYS_NO_FLASH             /* Declare no flash (NOR/SPI) */
29 #define CONFIG_CMD_ENV
30 #define CONFIG_CMD_NAND
31 #define CONFIG_CMD_PCI
32 #define CONFIG_CMD_SATA
33
34 /* I2C */
35 #define CONFIG_SYS_I2C
36 #define CONFIG_SYS_I2C_MVTWSI
37 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
38 #define CONFIG_SYS_I2C_SLAVE            0x0
39 #define CONFIG_SYS_I2C_SPEED            100000
40
41 /* USB/EHCI configuration */
42 #define CONFIG_EHCI_IS_TDI
43 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
44
45 /* SPI NOR flash default params, used by sf commands */
46 #define CONFIG_SF_DEFAULT_SPEED         1000000
47 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_3
48
49 /* Environment in SPI NOR flash */
50 #define CONFIG_ENV_IS_IN_SPI_FLASH
51 #define CONFIG_ENV_OFFSET               (1 << 20) /* 1MiB in */
52 #define CONFIG_ENV_SIZE                 (64 << 10) /* 64KiB */
53 #define CONFIG_ENV_SECT_SIZE            (64 << 10) /* 64KiB sectors */
54
55 #define CONFIG_PHY_MARVELL              /* there is a marvell phy */
56 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
57
58 #define CONFIG_SYS_CONSOLE_INFO_QUIET   /* don't print console @ startup */
59 #define CONFIG_SYS_ALT_MEMTEST
60
61 /* SATA support */
62 #define CONFIG_SYS_SATA_MAX_DEVICE      2
63 #define CONFIG_SATA_MV
64 #define CONFIG_LIBATA
65 #define CONFIG_LBA48
66 #define CONFIG_EFI_PARTITION
67 #define CONFIG_DOS_PARTITION
68
69 /* Additional FS support/configuration */
70 #define CONFIG_SUPPORT_VFAT
71
72 /* PCIe support */
73 #ifndef CONFIG_SPL_BUILD
74 #define CONFIG_PCI
75 #define CONFIG_PCI_MVEBU
76 #define CONFIG_PCI_PNP
77 #define CONFIG_PCI_SCAN_SHOW
78 #endif
79
80 /* NAND */
81 #define CONFIG_SYS_NAND_USE_FLASH_BBT
82 #define CONFIG_SYS_NAND_ONFI_DETECTION
83
84 /*
85  * mv-common.h should be defined after CMD configs since it used them
86  * to enable certain macros
87  */
88 #include "mv-common.h"
89
90 /*
91  * Memory layout while starting into the bin_hdr via the
92  * BootROM:
93  *
94  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
95  * 0x4000.4030                  bin_hdr start address
96  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
97  * 0x4007.fffc                  BootROM stack top
98  *
99  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
100  * L2 cache thus cannot be used.
101  */
102
103 /* SPL */
104 /* Defines for SPL */
105 #define CONFIG_SPL_FRAMEWORK
106 #define CONFIG_SPL_TEXT_BASE            0x40004030
107 #define CONFIG_SPL_MAX_SIZE             ((128 << 10) - 0x4030)
108
109 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
110 #define CONFIG_SPL_BSS_MAX_SIZE         (16 << 10)
111
112 #ifdef CONFIG_SPL_BUILD
113 #define CONFIG_SYS_MALLOC_SIMPLE
114 #endif
115
116 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
117 #define CONFIG_SPL_BOOTROM_SAVE         (CONFIG_SPL_STACK + 4)
118
119 #define CONFIG_SPL_LIBCOMMON_SUPPORT
120 #define CONFIG_SPL_LIBGENERIC_SUPPORT
121 #define CONFIG_SPL_SERIAL_SUPPORT
122 #define CONFIG_SPL_I2C_SUPPORT
123
124 /* SPL related SPI defines */
125 #define CONFIG_SPL_SPI_SUPPORT
126 #define CONFIG_SPL_SPI_FLASH_SUPPORT
127 #define CONFIG_SPL_SPI_LOAD
128 #define CONFIG_SPL_SPI_BUS              0
129 #define CONFIG_SPL_SPI_CS               0
130 #define CONFIG_SYS_SPI_U_BOOT_OFFS      0x20000
131 #define CONFIG_SYS_U_BOOT_OFFS          CONFIG_SYS_SPI_U_BOOT_OFFS
132
133 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
134 #define CONFIG_SPD_EEPROM               0x4e
135 #define CONFIG_BOARD_ECC_SUPPORT        /* this board supports ECC */
136
137 #endif /* _CONFIG_DB_MV7846MP_GP_H */