include/configs/db-mv784mp-gp.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2014-2015 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #ifndef _CONFIG_DB_MV7846MP_GP_H
   7 #define _CONFIG_DB_MV7846MP_GP_H
   8
   9 /*
  10  * High Level Configuration Options (easy to change)
  11  */
  12 #define CONFIG_DB_784MP_GP              /* Board target name for DDR training */
  13
  14 /*
  15  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  16  * for DDR ECC byte filling in the SPL before loading the main
  17  * U-Boot into it.
  18  */
  19
  20 /* I2C */
  21 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  22 #define CONFIG_SYS_I2C_SLAVE            0x0
  23 #define CONFIG_SYS_I2C_SPEED            100000
  24
  25 /* USB/EHCI configuration */
  26 #define CONFIG_EHCI_IS_TDI
  27 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
  28
  29 /* Environment in SPI NOR flash */
  30
  31 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  32
  33 /* SATA support */
  34 #define CONFIG_SYS_SATA_MAX_DEVICE      2
  35 #define CONFIG_LBA48
  36
  37 /* PCIe support */
  38 #ifndef CONFIG_SPL_BUILD
  39 #define CONFIG_PCI_SCAN_SHOW
  40 #endif
  41
  42 /* NAND */
  43 #define CONFIG_SYS_NAND_ONFI_DETECTION
  44
  45 /*
  46  * mv-common.h should be defined after CMD configs since it used them
  47  * to enable certain macros
  48  */
  49 #include "mv-common.h"
  50
  51 /*
  52  * Memory layout while starting into the bin_hdr via the
  53  * BootROM:
  54  *
  55  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  56  * 0x4000.4030                  bin_hdr start address
  57  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  58  * 0x4007.fffc                  BootROM stack top
  59  *
  60  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  61  * L2 cache thus cannot be used.
  62  */
  63
  64 /* SPL */
  65 /* Defines for SPL */
  66 #define CONFIG_SPL_MAX_SIZE             ((128 << 10) - 0x4030)
  67
  68 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  69 #define CONFIG_SPL_BSS_MAX_SIZE         (16 << 10)
  70
  71 #ifdef CONFIG_SPL_BUILD
  72 #define CONFIG_SYS_MALLOC_SIMPLE
  73 #endif
  74
  75 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  76 #define CONFIG_SPL_BOOTROM_SAVE         (CONFIG_SPL_STACK + 4)
  77
  78 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
  79 #define CONFIG_SPD_EEPROM               0x4e
  80 #define CONFIG_BOARD_ECC_SUPPORT        /* this board supports ECC */
  81
  82 #endif /* _CONFIG_DB_MV7846MP_GP_H */