include/configs/cmc_pu2.h

   1 /*
   2  * Rick Bronson <rick@efn.org>
   3  *
   4  * Configuation settings for the AT91RM9200DK board.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 /*
  29  * If we are developing, we might want to start armboot from ram
  30  * so we MUST NOT initialize critical regs like mem-timing ...
  31  */
  32 #define CONFIG_INIT_CRITICAL            /* undef for developing */
  33
  34 /* ARM asynchronous clock */
  35 #define AT91C_MAIN_CLOCK        179712000       /* from 18.432 MHz crystal (18432000 / 4 * 39) */
  36 #define AT91C_MASTER_CLOCK      59904000        /* peripheral clock (AT91C_MASTER_CLOCK / 3) */
  37 /* #define AT91C_MASTER_CLOCK   44928000 */     /* peripheral clock (AT91C_MASTER_CLOCK / 4) */
  38
  39 #define AT91_SLOW_CLOCK         32768   /* slow clock */
  40
  41 #define CONFIG_AT91RM9200DK     1       /* on an AT91RM9200DK Board      */
  42 #define CONFIG_CMC_PU2  1               /* on an CMC_PU2 Board   */
  43 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
  44 #define CONFIG_CMDLINE_TAG      1       /* enable passing of ATAGs      */
  45 #define CONFIG_SETUP_MEMORY_TAGS 1
  46 #define CONFIG_INITRD_TAG       1
  47
  48 /* define this to include the functionality of boot.bin in u-boot */
  49 #undef CONFIG_BOOTBINFUNC
  50
  51 /*
  52  * Size of malloc() pool
  53  */
  54 #define CFG_MALLOC_LEN  (CFG_ENV_SIZE + 128*1024)
  55 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
  56
  57 #define CONFIG_BAUDRATE 9600
  58
  59 #define CFG_AT91C_BRGR_DIVISOR  390     /* hardcode so no __divsi3 : AT91C_MASTER_CLOCK /(baudrate * 16) */
  60
  61 /*
  62  * Hardware drivers
  63  */
  64
  65 /* define one of these to choose the DBGU, USART0  or USART1 as console */
  66 #undef CONFIG_DBGU
  67 #undef CONFIG_USART0
  68 #define CONFIG_USART1
  69
  70 #undef  CONFIG_HWFLOW                   /* don't include RTS/CTS flow control support   */
  71
  72 #undef  CONFIG_MODEM_SUPPORT            /* disable modem initialization stuff */
  73
  74 #define CONFIG_HARD_I2C
  75
  76 #ifdef CONFIG_HARD_I2C
  77 #define CFG_I2C_SPEED 0 /* not used */
  78 #define CFG_I2C_SLAVE 0 /* not used */
  79 #define CONFIG_RTC_RS5C372A     /* RICOH I2C RTC */
  80 #define CFG_I2C_RTC_ADDR 0x32
  81 #define CFG_I2C_EEPROM_ADDR 0x50
  82 #define CFG_I2C_EEPROM_ADDR_LEN 1
  83 #define CFG_I2C_EEPROM_ADDR_OVERFLOW
  84 #endif
  85
  86 #define CONFIG_BOOTDELAY      3
  87 /* #define CONFIG_ENV_OVERWRITE 1 */
  88
  89 #ifdef CONFIG_HARD_I2C
  90 #define CONFIG_COMMANDS         \
  91                        ((CONFIG_CMD_DFL | \
  92                         CFG_CMD_I2C | \
  93                         CFG_CMD_EEPROM | \
  94                         CFG_CMD_DHCP ) & \
  95                       ~(CFG_CMD_BDI | \
  96                         CFG_CMD_IMI | \
  97                         CFG_CMD_AUTOSCRIPT | \
  98                         CFG_CMD_FPGA | \
  99                         CFG_CMD_MISC | \
 100                         CFG_CMD_LOADS ))
 101 #else
 102 #define CONFIG_COMMANDS         \
 103                        ((CONFIG_CMD_DFL | \
 104                         CFG_CMD_DHCP ) & \
 105                       ~(CFG_CMD_BDI | \
 106                         CFG_CMD_IMI | \
 107                         CFG_CMD_AUTOSCRIPT | \
 108                         CFG_CMD_FPGA | \
 109                         CFG_CMD_MISC | \
 110                         CFG_CMD_LOADS ))
 111 #endif
 112
 113 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 114 #include <cmd_confdefs.h>
 115
 116 #define CFG_MAX_NAND_DEVICE     1       /* Max number of NAND devices           */
 117 #define SECTORSIZE 512
 118
 119 #define ADDR_COLUMN 1
 120 #define ADDR_PAGE 2
 121 #define ADDR_COLUMN_PAGE 3
 122
 123 #define NAND_ChipID_UNKNOWN     0x00
 124 #define NAND_MAX_FLOORS 1
 125 #define NAND_MAX_CHIPS 1
 126
 127 #define AT91_SMART_MEDIA_ALE (1 << 22)  /* our ALE is AD22 */
 128 #define AT91_SMART_MEDIA_CLE (1 << 21)  /* our CLE is AD21 */
 129
 130 #define NAND_DISABLE_CE(nand) do { *AT91C_PIOC_SODR = AT91C_PIO_PC0;} while(0)
 131 #define NAND_ENABLE_CE(nand) do { *AT91C_PIOC_CODR = AT91C_PIO_PC0;} while(0)
 132
 133 #define NAND_WAIT_READY(nand) while (!(*AT91C_PIOC_PDSR & AT91C_PIO_PC2))
 134
 135 #define WRITE_NAND_COMMAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_CLE) = (__u8)(d); } while(0)
 136 #define WRITE_NAND_ADDRESS(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_ALE) = (__u8)(d); } while(0)
 137 #define WRITE_NAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr) = (__u8)d; } while(0)
 138 #define READ_NAND(adr) ((volatile unsigned char)(*(volatile __u8 *)(unsigned long)adr))
 139 /* the following are NOP's in our implementation */
 140 #define NAND_CTL_CLRALE(nandptr)
 141 #define NAND_CTL_SETALE(nandptr)
 142 #define NAND_CTL_CLRCLE(nandptr)
 143 #define NAND_CTL_SETCLE(nandptr)
 144
 145 #define CONFIG_NR_DRAM_BANKS 1
 146 #define PHYS_SDRAM 0x20000000
 147 #define PHYS_SDRAM_SIZE 0x2000000  /* 32 megs */
 148
 149 #define CFG_MEMTEST_START               PHYS_SDRAM
 150 #define CFG_MEMTEST_END                 CFG_MEMTEST_START + PHYS_SDRAM_SIZE - 262144
 151
 152 #define CONFIG_DRIVER_ETHER
 153 #define CONFIG_NET_RETRY_COUNT          20
 154 #define CONFIG_AT91C_USE_RMII
 155
 156 #define CONFIG_HAS_DATAFLASH            1
 157 #define CFG_SPI_WRITE_TOUT              (5*CFG_HZ)
 158 #define CFG_MAX_DATAFLASH_BANKS         2
 159 #define CFG_MAX_DATAFLASH_PAGES         16384
 160 #define CFG_DATAFLASH_LOGIC_ADDR_CS0    0xC0000000      /* Logical adress for CS0 */
 161 #define CFG_DATAFLASH_LOGIC_ADDR_CS3    0xD0000000      /* Logical adress for CS3 */
 162
 163 #define PHYS_FLASH_1                    0x10000000
 164 #define PHYS_FLASH_SIZE                 0x200000  /* 2 megs main flash */
 165 #define CFG_FLASH_BASE                  PHYS_FLASH_1
 166 #define CFG_MAX_FLASH_BANKS             1
 167 #define CFG_MAX_FLASH_SECT              256
 168 #define CFG_FLASH_ERASE_TOUT            (2*CFG_HZ) /* Timeout for Flash Erase */
 169 #define CFG_FLASH_WRITE_TOUT            (2*CFG_HZ) /* Timeout for Flash Write */
 170
 171 #undef  CFG_ENV_IS_IN_DATAFLASH
 172
 173 #ifdef CFG_ENV_IS_IN_DATAFLASH
 174 #define CFG_ENV_OFFSET                  0x20000
 175 #define CFG_ENV_ADDR                    (CFG_DATAFLASH_LOGIC_ADDR_CS0 + CFG_ENV_OFFSET)
 176 #define CFG_ENV_SIZE                    0x2000  /* 0x8000 */
 177 #else
 178 #define CFG_ENV_IS_IN_FLASH             1
 179 #define CFG_ENV_ADDR                    (PHYS_FLASH_1 + 0xe000)  /* 0x10000 */
 180 #define CFG_ENV_SIZE                    0x2000  /* 0x8000 */
 181 #endif
 182
 183
 184 #define CFG_LOAD_ADDR           0x21000000  /* default load address */
 185
 186 #define CFG_BOOT_SIZE           0x6000 /* 24 KBytes */
 187 #define CFG_U_BOOT_BASE         (PHYS_FLASH_1 + 0x10000)
 188 #define CFG_U_BOOT_SIZE         0x10000 /* 64 KBytes */
 189
 190 #define CFG_BAUDRATE_TABLE      {115200 , 19200, 38400, 57600, 9600 }
 191
 192 #define CFG_PROMPT              "U-Boot> "      /* Monitor Command Prompt */
 193 #define CFG_CBSIZE              256             /* Console I/O Buffer Size */
 194 #define CFG_MAXARGS             16              /* max number of command args */
 195 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 196
 197 #ifndef __ASSEMBLY__
 198 /*-----------------------------------------------------------------------
 199  * Board specific extension for bd_info
 200  *
 201  * This structure is embedded in the global bd_info (bd_t) structure
 202  * and can be used by the board specific code (eg board/...)
 203  */
 204
 205 struct bd_info_ext {
 206         /* helper variable for board environment handling
 207          *
 208          * env_crc_valid == 0    =>   uninitialised
 209          * env_crc_valid  > 0    =>   environment crc in flash is valid
 210          * env_crc_valid  < 0    =>   environment crc in flash is invalid
 211          */
 212         int env_crc_valid;
 213 };
 214 #endif
 215
 216 #define CFG_HZ AT91C_MASTER_CLOCK/2     /* AT91C_TC0_CMR is implicitly set to */
 217                                         /* AT91C_TC_TIMER_DIV1_CLOCK */
 218
 219 #define CONFIG_STACKSIZE        (32*1024)       /* regular stack */
 220
 221 #ifdef CONFIG_USE_IRQ
 222 #error CONFIG_USE_IRQ not supported
 223 #endif
 224
 225 #endif