Merge with /home/wd/git/u-boot/master
[platform/kernel/u-boot.git] / include / configs / bubinga.h
1 /*
2  * (C) Copyright 2000-2005
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405EP            1       /* This is a PPC405 CPU         */
37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
38 #define CONFIG_BUBINGA          1       /* ...on a BUBINGA board        */
39
40 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
41
42 #define CONFIG_SYS_CLK_FREQ     33333333 /* external frequency to pll   */
43
44 #define CONFIG_NO_SERIAL_EEPROM
45 /*#undef CONFIG_NO_SERIAL_EEPROM*/
46 /*----------------------------------------------------------------------------*/
47 #ifdef CONFIG_NO_SERIAL_EEPROM
48
49 /*
50 !-------------------------------------------------------------------------------
51 ! Defines for entry options.
52 ! Note: Because the 405EP SDRAM controller does not support ECC, ECC DIMMs that
53 !       are plugged in the board will be utilized as non-ECC DIMMs.
54 !-------------------------------------------------------------------------------
55 */
56 #define        AUTO_MEMORY_CONFIG
57 #define        DIMM_READ_ADDR 0xAB
58 #define        DIMM_WRITE_ADDR 0xAA
59
60 /*
61 !-------------------------------------------------------------------------------
62 ! PLL settings for 266MHz CPU, 133MHz PLB/SDRAM, 66MHz EBC, 33MHz PCI,
63 ! assuming a 33MHz input clock to the 405EP from the C9531.
64 !-------------------------------------------------------------------------------
65 */
66 #define PLLMR0_DEFAULT   PLLMR0_266_133_66
67 #define PLLMR1_DEFAULT   PLLMR1_266_133_66
68
69 #endif
70 /*----------------------------------------------------------------------------*/
71
72 /*
73  * Define here the location of the environment variables (FLASH or NVRAM).
74  * Note: DENX encourages to use redundant environment in FLASH. NVRAM is only
75  *       supported for backward compatibility.
76  */
77 #if 1
78 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environment vars       */
79 #else
80 #define CFG_ENV_IS_IN_NVRAM     1       /* use NVRAM for environment vars       */
81 #endif
82
83 #define CONFIG_PREBOOT  "echo;" \
84         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
85         "echo"
86
87 #undef  CONFIG_BOOTARGS
88
89 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
90         "netdev=eth0\0"                                                 \
91         "hostname=bubinga\0"                                            \
92         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
93                 "nfsroot=$(serverip):$(rootpath)\0"                     \
94         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
95         "addip=setenv bootargs $(bootargs) "                            \
96                 "ip=$(ipaddr):$(serverip):$(gatewayip):$(netmask)"      \
97                 ":$(hostname):$(netdev):off panic=1\0"                  \
98         "addtty=setenv bootargs $(bootargs) console=ttyS0,$(baudrate)\0"\
99         "flash_nfs=run nfsargs addip addtty;"                           \
100                 "bootm $(kernel_addr)\0"                                \
101         "flash_self=run ramargs addip addtty;"                          \
102                 "bootm $(kernel_addr) $(ramdisk_addr)\0"                \
103         "net_nfs=tftp 200000 $(bootfile);run nfsargs addip addtty;"     \
104                 "bootm\0"                                               \
105         "rootpath=/opt/eldk/ppc_4xx\0"                                  \
106         "bootfile=/tftpboot/bubinga/uImage\0"                           \
107         "kernel_addr=fff80000\0"                                        \
108         "ramdisk_addr=fff90000\0"                                       \
109         "load=tftp 100000 /tftpboot/bubinga/u-boot.bin\0"               \
110         "update=protect off fffc0000 ffffffff;era fffc0000 ffffffff;"   \
111                 "cp.b 100000 fffc0000 40000;"                           \
112                 "setenv filesize;saveenv\0"                             \
113         "upd=run load;run update\0"                                     \
114         ""
115 #define CONFIG_BOOTCOMMAND      "run net_nfs"
116
117 #if 0
118 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
119 #else
120 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
121 #endif
122
123 #define CONFIG_BAUDRATE         115200
124
125 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
126 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
127
128 #define CONFIG_MII              1       /* MII PHY management           */
129 #define CONFIG_PHY_ADDR         1       /* PHY address                  */
130 #define CONFIG_HAS_ETH1
131 #define CONFIG_PHY1_ADDR        2       /* EMAC1 PHY address            */
132 #define CONFIG_NET_MULTI        1
133 #define CFG_RX_ETH_BUFFER       16      /* Number of ethernet rx buffers & descriptors */
134
135 #define CONFIG_RTC_DS174x       1       /* use DS1743 RTC in Bubinga    */
136
137 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
138                                 CFG_CMD_ASKENV  | \
139                                 CFG_CMD_CACHE   | \
140                                 CFG_CMD_DATE    | \
141                                 CFG_CMD_DHCP    | \
142                                 CFG_CMD_EEPROM  | \
143                                 CFG_CMD_ELF     | \
144                                 CFG_CMD_I2C     | \
145                                 CFG_CMD_IRQ     | \
146                                 CFG_CMD_MII     | \
147                                 CFG_CMD_NET     | \
148                                 CFG_CMD_PCI     | \
149                                 CFG_CMD_PING    | \
150                                 CFG_CMD_REGINFO | \
151                                 CFG_CMD_SDRAM   | \
152                                 CFG_CMD_SNTP    )
153
154 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
155 #include <cmd_confdefs.h>
156
157 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
158
159 #define CONFIG_SPD_EEPROM      1       /* use SPD EEPROM for setup    */
160
161 /*
162  * Miscellaneous configurable options
163  */
164 #define CFG_LONGHELP                    /* undef to save memory         */
165 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
166 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
167 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
168 #else
169 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
170 #endif
171 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
172 #define CFG_MAXARGS     16              /* max number of command args   */
173 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
174
175 #define CFG_MEMTEST_START       0x0400000       /* memtest works on     */
176 #define CFG_MEMTEST_END         0x0C00000       /* 4 ... 12 MB in DRAM  */
177
178 /*
179  * If CFG_EXT_SERIAL_CLOCK, then the UART divisor is 1.
180  * If CFG_405_UART_ERRATA_59, then UART divisor is 31.
181  * Otherwise, UART divisor is determined by CPU Clock and CFG_BASE_BAUD value.
182  * The Linux BASE_BAUD define should match this configuration.
183  *    baseBaud = cpuClock/(uartDivisor*16)
184  * If CFG_405_UART_ERRATA_59 and 200MHz CPU clock,
185  * set Linux BASE_BAUD to 403200.
186  */
187 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
188 #undef  CFG_EXT_SERIAL_CLOCK           /* external serial clock */
189 #undef  CFG_405_UART_ERRATA_59         /* 405GP/CR Rev. D silicon */
190 #define CFG_BASE_BAUD       691200
191
192 /* The following table includes the supported baudrates */
193 #define CFG_BAUDRATE_TABLE  \
194     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400}
195
196 #define CFG_LOAD_ADDR           0x100000        /* default load address */
197 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
198
199 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
200
201 #define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support   */
202 #define CONFIG_LOOPW            1       /* enable loopw command         */
203 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
204 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
205
206 /*-----------------------------------------------------------------------
207  * I2C stuff
208  *-----------------------------------------------------------------------
209  */
210 #define CONFIG_HARD_I2C         1       /* I2C with hardware support    */
211 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
212 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
213 #define CFG_I2C_SLAVE           0x7F
214
215 #define CFG_I2C_NOPROBES        { 0x69 }        /* avoid iprobe hangup (why?) */
216 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  6       /* 24C02 requires 5ms delay */
217
218 #if (CONFIG_COMMANDS & CFG_CMD_EEPROM)
219 #define CFG_I2C_EEPROM_ADDR     0x50    /* I2C boot EEPROM (24C02W)     */
220 #define CFG_I2C_EEPROM_ADDR_LEN 1       /* Bytes of address             */
221 #endif
222
223 /*-----------------------------------------------------------------------
224  * PCI stuff
225  *-----------------------------------------------------------------------
226  */
227 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
228 #define PCI_HOST_FORCE  1               /* configure as pci host        */
229 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
230
231 #define CONFIG_PCI                      /* include pci support          */
232 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function     */
233 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
234                                         /* resource configuration       */
235 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
236
237 #define CFG_PCI_SUBSYS_VENDORID 0x10e8  /* AMCC */
238 #define CFG_PCI_SUBSYS_DEVICEID 0xcafe  /* Whatever */
239 #define CFG_PCI_CLASSCODE       0x0600  /* PCI Class Code: bridge/host  */
240 #define CFG_PCI_PTM1LA  0x00000000      /* point to sdram               */
241 #define CFG_PCI_PTM1MS  0x80000001      /* 2GB, enable hard-wired to 1  */
242 #define CFG_PCI_PTM1PCI 0x00000000      /* Host: use this pci address   */
243 #define CFG_PCI_PTM2LA  0x00000000      /* disabled                     */
244 #define CFG_PCI_PTM2MS  0x00000000      /* disabled                     */
245 #define CFG_PCI_PTM2PCI 0x04000000      /* Host: use this pci address   */
246
247 /*-----------------------------------------------------------------------
248  * External peripheral base address
249  *-----------------------------------------------------------------------
250  */
251 #define CFG_KEY_REG_BASE_ADDR   0xF0100000
252 #define CFG_IR_REG_BASE_ADDR    0xF0200000
253 #define CFG_FPGA_REG_BASE_ADDR  0xF0300000
254
255 /*-----------------------------------------------------------------------
256  * Start addresses for the final memory configuration
257  * (Set up by the startup code)
258  * Please note that CFG_SDRAM_BASE _must_ start at 0
259  */
260 #define CFG_SDRAM_BASE          0x00000000
261 #define CFG_SRAM_BASE           0xFFF00000
262 #define CFG_FLASH_BASE          0xFFF80000
263 #define CFG_MONITOR_LEN         (256 * 1024)    /* Reserve 256 kB for Monitor   */
264 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserve 128 kB for malloc()  */
265 #define CFG_MONITOR_BASE        (-CFG_MONITOR_LEN)
266
267 /*
268  * For booting Linux, the board info and command line data
269  * have to be in the first 8 MB of memory, since this is
270  * the maximum mapped by the Linux kernel during initialization.
271  */
272 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
273
274 /*-----------------------------------------------------------------------
275  * FLASH organization
276  */
277 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
278 #define CFG_MAX_FLASH_SECT      256     /* max number of sectors on one chip    */
279
280 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
281 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
282
283 #define CFG_FLASH_ADDR0         0x5555
284 #define CFG_FLASH_ADDR1         0x2aaa
285 #define CFG_FLASH_WORD_SIZE     unsigned char
286
287 #ifdef CFG_ENV_IS_IN_FLASH
288 #define CFG_ENV_SECT_SIZE       0x10000         /* size of one complete sector  */
289 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE-CFG_ENV_SECT_SIZE)
290 #define CFG_ENV_SIZE            0x4000  /* Total Size of Environment Sector     */
291
292 /* Address and size of Redundant Environment Sector     */
293 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR-CFG_ENV_SECT_SIZE)
294 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
295 #endif /* CFG_ENV_IS_IN_FLASH */
296
297 /*-----------------------------------------------------------------------
298  * NVRAM organization
299  */
300 #define CFG_NVRAM_BASE_ADDR     0xf0000000      /* NVRAM base address   */
301 #define CFG_NVRAM_SIZE          0x1ff8          /* NVRAM size   */
302
303 #ifdef CFG_ENV_IS_IN_NVRAM
304 #define CFG_ENV_SIZE            0x0ff8          /* Size of Environment vars     */
305 #define CFG_ENV_ADDR            \
306         (CFG_NVRAM_BASE_ADDR+CFG_NVRAM_SIZE-CFG_ENV_SIZE)       /* Env  */
307 #endif
308 /*-----------------------------------------------------------------------
309  * Cache Configuration
310  */
311 #define CFG_DCACHE_SIZE         16384   /* For IBM 405EP CPU                    */
312 #define CFG_CACHELINE_SIZE      32      /* ...                  */
313 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
314 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
315 #endif
316
317 /*
318  * Init Memory Controller:
319  *
320  * BR0/1 and OR0/1 (FLASH)
321  */
322
323 #define FLASH_BASE0_PRELIM      CFG_FLASH_BASE  /* FLASH bank #0        */
324 #define FLASH_BASE1_PRELIM      0               /* FLASH bank #1        */
325
326 /*-----------------------------------------------------------------------
327  * Definitions for initial stack pointer and data area (in data cache)
328  */
329 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
330 #define CFG_TEMP_STACK_OCM        1
331
332 /* On Chip Memory location */
333 #define CFG_OCM_DATA_ADDR       0xF8000000
334 #define CFG_OCM_DATA_SIZE       0x1000
335 #define CFG_INIT_RAM_ADDR       CFG_OCM_DATA_ADDR /* inside of SDRAM            */
336 #define CFG_INIT_RAM_END        CFG_OCM_DATA_SIZE /* End of used area in RAM    */
337
338 #define CFG_GBL_DATA_SIZE      128  /* size in bytes reserved for initial data */
339 #define CFG_GBL_DATA_OFFSET    (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
340 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
341
342 /*-----------------------------------------------------------------------
343  * External Bus Controller (EBC) Setup
344  */
345
346 /* Memory Bank 0 (Flash/SRAM) initialization                                    */
347 #define CFG_EBC_PB0AP           0x04006000
348 #define CFG_EBC_PB0CR           0xFFF18000  /* BAS=0xFFF,BS=1MB,BU=R/W,BW=8bit  */
349
350 /* Memory Bank 1 (NVRAM/RTC) initialization                                     */
351 #define CFG_EBC_PB1AP           0x04041000
352 #define CFG_EBC_PB1CR           0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
353
354 /* Memory Bank 2 (not used) initialization                                      */
355 #define CFG_EBC_PB2AP           0x00000000
356 #define CFG_EBC_PB2CR           0x00000000
357
358 /* Memory Bank 2 (not used) initialization                                      */
359 #define CFG_EBC_PB3AP           0x00000000
360 #define CFG_EBC_PB3CR           0x00000000
361
362 /* Memory Bank 4 (FPGA regs) initialization                                     */
363 #define CFG_EBC_PB4AP           0x01815000
364 #define CFG_EBC_PB4CR           0xF0318000  /* BAS=0xF03,BS=1MB,BU=R/W,BW=8bit  */
365
366 /*-----------------------------------------------------------------------
367  * Definitions for Serial Presence Detect EEPROM address
368  * (to get SDRAM settings)
369  */
370 #define SPD_EEPROM_ADDRESS      0x55
371
372 /*-----------------------------------------------------------------------
373  * Definitions for GPIO setup (PPC405EP specific)
374  *
375  * GPIO0[0]     - External Bus Controller BLAST output
376  * GPIO0[1-9]   - Instruction trace outputs
377  * GPIO0[10-13] - External Bus Controller CS_1 - CS_4 outputs
378  * GPIO0[14-16] - External Bus Controller ABUS3-ABUS5 outputs
379  * GPIO0[17-23] - External Interrupts IRQ0 - IRQ6 inputs
380  * GPIO0[24-27] - UART0 control signal inputs/outputs
381  * GPIO0[28-29] - UART1 data signal input/output
382  * GPIO0[30-31] - EMAC0 and EMAC1 reject packet inputs
383  */
384 #define CFG_GPIO0_OSRH          0x55555555
385 #define CFG_GPIO0_OSRL          0x40000110
386 #define CFG_GPIO0_ISR1H         0x00000000
387 #define CFG_GPIO0_ISR1L         0x15555445
388 #define CFG_GPIO0_TSRH          0x00000000
389 #define CFG_GPIO0_TSRL          0x00000000
390 #define CFG_GPIO0_TCR           0xFFFF8014
391
392 /*-----------------------------------------------------------------------
393  * Some BUBINGA stuff...
394  */
395 #define NVRAM_BASE      0xF0000000
396 #define FPGA_REG0       0xF0300000    /* FPGA Reg 0              */
397 #define FPGA_REG1       0xF0300001    /* FPGA Reg 1              */
398 #define NVRVFY1     0x4f532d4f    /* used to determine if state data in */
399 #define NVRVFY2     0x50454e00    /* NVRAM initialized (ascii for OS-OPEN)*/
400
401 #define FPGA_REG0_F_RANGE     0x80       /* SDRAM PLL freq range              */
402 #define FPGA_REG0_EXT_INT_DIS 0x20       /* External interface disable        */
403 #define FPGA_REG0_LED_MASK    0x07       /* Board LEDs DS9, DS10, and DS11    */
404 #define FPGA_REG0_LED0        0x04       /* Turn on LED0                      */
405 #define FPGA_REG0_LED1        0x02       /* Turn on LED1                      */
406 #define FPGA_REG0_LED2        0x01       /* Turn on LED2                      */
407
408 #define FPGA_REG1_SSPEC_DIS   0x80       /* C9531 Spread Spectrum disabled    */
409 #define FPGA_REG1_OFFBD_PCICLK 0x40      /* Onboard PCI clock selected       */
410 #define FPGA_REG1_CLOCK_MASK  0x30       /* Mask for C9531 output freq select */
411 #define FPGA_REG1_CLOCK_BIT_SHIFT  4
412 #define FPGA_REG1_PCI_INT_ARB 0x08       /* PCI Internal arbiter selected     */
413 #define FPGA_REG1_PCI_FREQ    0x04       /* PCI Frequency select              */
414 #define FPGA_REG1_OFFB_FLASH  0x02       /* Off board flash                   */
415 #define FPGA_REG1_SRAM_BOOT   0x01       /* SRAM at 0xFFF80000 not Flash      */
416
417 /*
418  * Internal Definitions
419  *
420  * Boot Flags
421  */
422 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
423 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
424
425 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
426 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
427 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
428 #endif
429
430 #endif  /* __CONFIG_H */