include/configs/bf533-stamp.h

   1 /*
   2  * U-boot - Configuration file for BF533 STAMP board
   3  */
   4
   5 #ifndef __CONFIG_STAMP_H__
   6 #define __CONFIG_STAMP_H__
   7
   8 #define CONFIG_STAMP                    1
   9 #define CONFIG_RTC_BFIN                 1
  10 #define CONFIG_BF533                    1
  11 /*
  12  * Boot Mode Set
  13  * Blackfin can support several boot modes
  14  */
  15 #define BF533_BYPASS_BOOT       0x0001  /* Bootmode 0: Execute from 16-bit externeal memory ( bypass BOOT ROM) */
  16 #define BF533_PARA_BOOT         0x0002  /* Bootmode 1: Boot from 8-bit or 16-bit flash */
  17 #define BF533_SPI_BOOT          0x0004  /* Bootmode 3: Boot from SPI flash */
  18 /* Define the boot mode */
  19 #define BFIN_BOOT_MODE          BF533_BYPASS_BOOT
  20 /* #define BFIN_BOOT_MODE       BF533_SPI_BOOT */
  21
  22 #define CONFIG_PANIC_HANG 1
  23
  24 #define ADSP_BF531              0x31
  25 #define ADSP_BF532              0x32
  26 #define ADSP_BF533              0x33
  27 #define BFIN_CPU                ADSP_BF533
  28
  29 /* This sets the default state of the cache on U-Boot's boot */
  30 #define CONFIG_ICACHE_ON
  31 #define CONFIG_DCACHE_ON
  32
  33 /* Define where the uboot will be loaded by on-chip boot rom */
  34 #define APP_ENTRY 0x00001000
  35
  36 /*
  37  * Stringize definitions - needed for environmental settings
  38  */
  39 #define STRINGIZE2(x) #x
  40 #define STRINGIZE(x) STRINGIZE2(x)
  41
  42 /*
  43  * Board settings
  44  */
  45 #define CONFIG_DRIVER_SMC91111  1
  46 #define CONFIG_SMC91111_BASE    0x20300300
  47
  48 /* FLASH/ETHERNET uses the same address range */
  49 #define SHARED_RESOURCES        1
  50
  51 /* Is I2C bit-banged? */
  52 #define CONFIG_SOFT_I2C         1
  53
  54 /*
  55  * Software (bit-bang) I2C driver configuration
  56  */
  57 #define PF_SCL                  PF3
  58 #define PF_SDA                  PF2
  59
  60 /*
  61  * Video splash screen support
  62  */
  63 #define  CONFIG_VIDEO           0
  64
  65 #define CONFIG_VDSP             1
  66
  67 /*
  68  * Clock settings
  69  */
  70
  71 /* CONFIG_CLKIN_HZ is any value in Hz                           */
  72 #define CONFIG_CLKIN_HZ         11059200
  73 /* CONFIG_CLKIN_HALF controls what is passed to PLL 0=CLKIN     */
  74 /*                                                  1=CLKIN/2   */
  75 #define CONFIG_CLKIN_HALF       0
  76 /* CONFIG_PLL_BYPASS controls if the PLL is used 0=don't bypass */
  77 /*                                               1=bypass PLL   */
  78 #define CONFIG_PLL_BYPASS       0
  79 /* CONFIG_VCO_MULT controls what the multiplier of the PLL is.  */
  80 /* Values can range from 1-64                                   */
  81 #define CONFIG_VCO_MULT         36
  82 /* CONFIG_CCLK_DIV controls what the core clock divider is      */
  83 /* Values can be 1, 2, 4, or 8 ONLY                             */
  84 #define CONFIG_CCLK_DIV         1
  85 /* CONFIG_SCLK_DIV controls what the peripheral clock divider is*/
  86 /* Values can range from 1-15                                   */
  87 #define CONFIG_SCLK_DIV         5
  88 /* CONFIG_SPI_BAUD controls the SPI peripheral clock divider    */
  89 /* Values can range from 2-65535                                */
  90 /* SCK Frequency = SCLK / (2 * CONFIG_SPI_BAUD)                 */
  91 #define CONFIG_SPI_BAUD         2
  92
  93 #if (BFIN_BOOT_MODE == BF533_SPI_BOOT)
  94 #define CONFIG_SPI_BAUD_INITBLOCK       4
  95 #endif
  96
  97 /*
  98  * Network settings
  99  */
 100
 101 #if (CONFIG_DRIVER_SMC91111)
 102 #if 0
 103 #define CONFIG_MII
 104 #endif
 105
 106 /* network support */
 107 #define CONFIG_IPADDR           192.168.0.15
 108 #define CONFIG_NETMASK          255.255.255.0
 109 #define CONFIG_GATEWAYIP        192.168.0.1
 110 #define CONFIG_SERVERIP         192.168.0.2
 111 #define CONFIG_HOSTNAME         STAMP
 112 #define CONFIG_ROOTPATH         /checkout/uClinux-dist/romfs
 113
 114 /* To remove hardcoding and enable MAC storage in EEPROM  */
 115 /* #define CONFIG_ETHADDR               02:80:ad:20:31:b8 */
 116 #endif /* CONFIG_DRIVER_SMC91111 */
 117
 118 /*
 119  * Flash settings
 120  */
 121
 122 #define CFG_FLASH_CFI           /* The flash is CFI compatible  */
 123 #define CFG_FLASH_CFI_DRIVER    /* Use common CFI driver        */
 124 #define CFG_FLASH_CFI_AMD_RESET
 125
 126 #define CFG_FLASH_BASE          0x20000000
 127 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks */
 128 #define CFG_MAX_FLASH_SECT      67      /* max number of sectors on one chip */
 129
 130 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 131 #define CFG_ENV_IS_IN_FLASH     1
 132 #define CFG_ENV_ADDR            0x20004000
 133 #define CFG_ENV_OFFSET          (CFG_ENV_ADDR - CFG_FLASH_BASE)
 134 #elif (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 135 #define CFG_ENV_IS_IN_EEPROM    1
 136 #define CFG_ENV_OFFSET          0x4000
 137 #define CFG_ENV_HEADER          (CFG_ENV_OFFSET + 0x12A)        /* 0x12A is the length of LDR file header */
 138 #endif
 139
 140 #define CFG_ENV_SIZE            0x2000
 141 #define CFG_ENV_SECT_SIZE       0x2000  /* Total Size of Environment Sector */
 142 #define ENV_IS_EMBEDDED
 143
 144 #define CFG_FLASH_ERASE_TOUT    30000   /* Timeout for Chip Erase (in ms) */
 145 #define CFG_FLASH_ERASEBLOCK_TOUT       5000    /* Timeout for Block Erase (in ms) */
 146 #define CFG_FLASH_WRITE_TOUT    1       /* Timeout for Flash Write (in ms) */
 147
 148 /* JFFS Partition offset set  */
 149 #define CFG_JFFS2_FIRST_BANK 0
 150 #define CFG_JFFS2_NUM_BANKS  1
 151 /* 512k reserved for u-boot */
 152 #define CFG_JFFS2_FIRST_SECTOR  11
 153
 154 /*
 155  * following timeouts shall be used once the
 156  * Flash real protection is enabled
 157  */
 158 #define CFG_FLASH_LOCK_TOUT     5       /* Timeout for Flash Set Lock Bit (in ms) */
 159 #define CFG_FLASH_UNLOCK_TOUT   10000   /* Timeout for Flash Clear Lock Bits (in ms) */
 160
 161 /*
 162  * SDRAM settings & memory map
 163  */
 164
 165 #define CONFIG_MEM_SIZE         128     /* 128, 64, 32, 16 */
 166 #define CONFIG_MEM_ADD_WDTH     11      /* 8, 9, 10, 11    */
 167 #define CONFIG_MEM_MT48LC64M4A2FB_7E    1
 168
 169 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 170 #define CFG_MEMTEST_START       0x00000000      /* memtest works on */
 171 #elif (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 172 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 173 #endif
 174
 175 #define CFG_SDRAM_BASE          0x00000000
 176
 177 #define CFG_MAX_RAM_SIZE        (CONFIG_MEM_SIZE * 1024 *1024)
 178 #define CFG_MEMTEST_END         (CFG_MAX_RAM_SIZE - 0x80000 - 1)
 179 #define CONFIG_LOADADDR         0x01000000
 180
 181 #define CFG_LOAD_ADDR           CONFIG_LOADADDR
 182 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 183 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 184 #define CFG_GBL_DATA_SIZE       0x4000          /* Reserve 16k for Global Data  */
 185 #define CONFIG_STACKSIZE        (128*1024)      /* regular stack */
 186
 187 #define CFG_MONITOR_BASE                (CFG_MAX_RAM_SIZE - 0x40000)
 188 #define CFG_MALLOC_BASE         (CFG_MONITOR_BASE - CFG_MALLOC_LEN)
 189 #define CFG_GBL_DATA_ADDR       (CFG_MALLOC_BASE - CFG_GBL_DATA_SIZE)
 190 #define CONFIG_STACKBASE        (CFG_GBL_DATA_ADDR  - 4)
 191
 192 /* Check to make sure everything fits in SDRAM */
 193 #if ((CFG_MONITOR_BASE + CFG_MONITOR_LEN) > CFG_MAX_RAM_SIZE)
 194         #error Memory Map does not fit into configuration
 195 #endif
 196
 197 #if ( CONFIG_CLKIN_HALF == 0 )
 198 #define CONFIG_VCO_HZ           ( CONFIG_CLKIN_HZ * CONFIG_VCO_MULT )
 199 #else
 200 #define CONFIG_VCO_HZ           (( CONFIG_CLKIN_HZ * CONFIG_VCO_MULT ) / 2 )
 201 #endif
 202
 203 #if (CONFIG_PLL_BYPASS == 0)
 204 #define CONFIG_CCLK_HZ          ( CONFIG_VCO_HZ / CONFIG_CCLK_DIV )
 205 #define CONFIG_SCLK_HZ          ( CONFIG_VCO_HZ / CONFIG_SCLK_DIV )
 206 #else
 207 #define CONFIG_CCLK_HZ          CONFIG_CLKIN_HZ
 208 #define CONFIG_SCLK_HZ          CONFIG_CLKIN_HZ
 209 #endif
 210
 211 #if (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 212 #if (CONFIG_SCLK_HZ / (2*CONFIG_SPI_BAUD) > 20000000)
 213 #define CONFIG_SPI_FLASH_FAST_READ 1 /* Needed if SPI_CLK > 20 MHz */
 214 #else
 215 #undef CONFIG_SPI_FLASH_FAST_READ
 216 #endif
 217 #endif
 218
 219 /*
 220  * Command settings
 221  */
 222
 223 #define CFG_LONGHELP            1
 224 #define CONFIG_CMDLINE_EDITING  1
 225
 226 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 227 #define CFG_AUTOLOAD            "no"    /*rarpb, bootp or dhcp commands will perform only a */
 228 #endif
 229
 230 /* configuration lookup from the BOOTP/DHCP server, */
 231 /* but not try to load any image using TFTP         */
 232
 233 #define CONFIG_BOOTDELAY        5
 234 #define CONFIG_BOOT_RETRY_TIME  -1      /* Enable this if bootretry required, currently its disabled */
 235 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 236 #define CONFIG_BOOTCOMMAND      "run ramboot"
 237 #elif (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 238 #define CONFIG_BOOTCOMMAND      "eeprom read 0x1000000 0x100000 0x180000;icache on;dcache on;bootm 0x1000000"
 239 #endif
 240
 241 #define CONFIG_BOOTARGS         "root=/dev/mtdblock0 rw console=ttyBF0,57600"
 242
 243 #if (CONFIG_DRIVER_SMC91111)
 244 #define CONFIG_COMMANDS1        (CONFIG_CMD_DFL | \
 245                                  CFG_CMD_PING   | \
 246                                  CFG_CMD_ELF    | \
 247                                  CFG_CMD_CACHE  | \
 248                                  CFG_CMD_JFFS2  | \
 249                                  CFG_CMD_EEPROM | \
 250                                  CFG_CMD_DATE)
 251
 252 #else
 253 #define CONFIG_COMMANDS1        (CONFIG_CMD_DFL | \
 254                                  CFG_CMD_ELF    | \
 255                                  CFG_CMD_CACHE  | \
 256                                  CFG_CMD_JFFS2  | \
 257                                  CFG_CMD_EEPROM | \
 258                                  CFG_CMD_DATE)
 259 #endif
 260
 261 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 262 #if (CONFIG_DRIVER_SMC91111)
 263 #define CONFIG_EXTRA_ENV_SETTINGS \
 264         "ramargs=setenv bootargs root=/dev/mtdblock0 rw console=ttyBF0,57600\0" \
 265         "nfsargs=setenv bootargs root=/dev/nfs rw nfsroot=$(serverip):" \
 266                 "$(rootpath) console=ttyBF0,57600\0" \
 267         "addip=setenv bootargs $(bootargs) ip=$(ipaddr):$(serverip):" \
 268                 "$(gatewayip):$(netmask):$(hostname):eth0:off\0" \
 269         "ramboot=tftpboot $(loadaddr) linux; " \
 270                 "run ramargs;run addip;bootelf\0" \
 271         "nfsboot=tftpboot $(loadaddr) linux; " \
 272                 "run nfsargs;run addip;bootelf\0" \
 273         "flashboot=bootm 0x20100000\0" \
 274         "update=tftpboot $(loadaddr) u-boot.bin; " \
 275                 "protect off 0x20000000 0x2003FFFF; erase 0x20000000 0x2003FFFF;" \
 276                 "cp.b $(loadaddr) 0x20000000 $(filesize)\0" \
 277         ""
 278 #else
 279 #define CONFIG_EXTRA_ENV_SETTINGS \
 280         "ramargs=setenv bootargs root=/dev/mtdblock0 rw console=ttyBF0,57600\0" \
 281         "flashboot=bootm 0x20100000\0" \
 282         "
 283 #endif
 284
 285 #elif (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 286 #define CONFIG_EXTRA_ENV_SETTINGS \
 287         "ramargs=setenv bootargs root=/dev/mtdblock0 rw console=ttyBF0,57600\0" \
 288         "nfsargs=setenv bootargs root=/dev/nfs rw nfsroot=$(serverip):" \
 289                 "$(rootpath) console=ttyBF0,57600\0"    \
 290         "addip=setenv bootargs $(bootargs) ip=$(ipaddr):$(serverip):" \
 291                 "$(gatewayip):$(netmask):$(hostname):eth0:off\0" \
 292         "ramboot=tftpboot $(loadaddr) linux; " \
 293                 "run ramargs;run addip;bootelf\0" \
 294         "nfsboot=tftpboot $(loadaddr) linux; "  \
 295                 "run nfsargs;run addip;bootelf\0" \
 296         "flashboot=bootm 0x20100000\0" \
 297         "update=tftpboot $(loadaddr) u-boot.ldr;"       \
 298                 "eeprom write $(loadaddr) 0x0 $(filesize);\0"\
 299         ""
 300 #endif
 301
 302 #ifdef CONFIG_SOFT_I2C
 303 #if (!CONFIG_SOFT_I2C)
 304 #undef CONFIG_SOFT_I2C
 305 #endif
 306 #endif
 307
 308 #if (CONFIG_SOFT_I2C)
 309 #define CONFIG_COMMANDS2   CFG_CMD_I2C
 310 #else
 311 #define CONFIG_COMMANDS2 0
 312 #endif /* CONFIG_SOFT_I2C */
 313
 314 #if (BFIN_BOOT_MODE == BF533_BYPASS_BOOT)
 315 #define CONFIG_COMMANDS  ( CONFIG_COMMANDS1 | CONFIG_COMMANDS2 | CFG_CMD_DHCP)
 316 #elif (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 317 #define CONFIG_COMMANDS  ( CONFIG_COMMANDS1 | CONFIG_COMMANDS2)
 318 #endif
 319
 320 /* This must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 321 #include <cmd_confdefs.h>
 322
 323 /*
 324  * Console settings
 325  */
 326
 327 #define CONFIG_BAUDRATE         57600
 328 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 329
 330 #if (BFIN_BOOT_MODE == BF533_SPI_BOOT)
 331 #if (BFIN_CPU == ADSP_BF531)
 332 #define CFG_PROMPT      "serial_bf531> "        /* Monitor Command Prompt */
 333 #elif (BFIN_CPU == ADSP_BF532)
 334 #define CFG_PROMPT      "serial_bf532> "        /* Monitor Command Prompt */
 335 #else
 336 #define CFG_PROMPT      "serial_bf533> "        /* Monitor Command Prompt */
 337 #endif
 338 #else
 339 #if (BFIN_CPU == ADSP_BF531)
 340 #define CFG_PROMPT      "bf531> "       /* Monitor Command Prompt */
 341 #elif (BFIN_CPU == ADSP_BF532)
 342 #define CFG_PROMPT      "bf532> "       /* Monitor Command Prompt */
 343 #else
 344 #define CFG_PROMPT      "bf533> "       /* Monitor Command Prompt */
 345 #endif
 346 #endif
 347
 348 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 349 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size */
 350 #else
 351 #define CFG_CBSIZE      256             /* Console I/O Buffer Size */
 352 #endif
 353 #define CFG_PBSIZE      (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)      /* Print Buffer Size */
 354 #define CFG_MAXARGS     16              /* max number of command args */
 355 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size */
 356
 357 #define CONFIG_LOADS_ECHO       1
 358
 359 /*
 360  * I2C settings
 361  * By default PF2 is used as SDA and PF3 as SCL on the Stamp board
 362  */
 363 #if (CONFIG_SOFT_I2C)
 364
 365 #define I2C_INIT                (*pFIO_DIR |=  PF_SCL); asm("ssync;")
 366 #define I2C_ACTIVE              (*pFIO_DIR |=  PF_SDA); *pFIO_INEN &= ~PF_SDA; asm("ssync;")
 367 #define I2C_TRISTATE            (*pFIO_DIR &= ~PF_SDA); *pFIO_INEN |= PF_SDA; asm("ssync;")
 368 #define I2C_READ                ((volatile)(*pFIO_FLAG_D & PF_SDA) != 0); asm("ssync;")
 369 #define I2C_SDA(bit)    if(bit) { \
 370                                 *pFIO_FLAG_S = PF_SDA; \
 371                                 asm("ssync;"); \
 372                                 } \
 373                         else    { \
 374                                 *pFIO_FLAG_C = PF_SDA; \
 375                                 asm("ssync;"); \
 376                                 }
 377 #define I2C_SCL(bit)    if(bit) { \
 378                                 *pFIO_FLAG_S = PF_SCL; \
 379                                 asm("ssync;"); \
 380                                 } \
 381                         else    { \
 382                                 *pFIO_FLAG_C = PF_SCL; \
 383                                 asm("ssync;"); \
 384                                 }
 385 #define I2C_DELAY               udelay(5)       /* 1/4 I2C clock duration */
 386
 387 #define CFG_I2C_SPEED           50000
 388 #define CFG_I2C_SLAVE           0xFE
 389 #endif /* CONFIG_SOFT_I2C */
 390
 391 /*
 392  * Compact Flash settings
 393  */
 394
 395 /* Enabled below option for CF support */
 396 /* #define CONFIG_STAMP_CF      1 */
 397
 398 #if defined(CONFIG_STAMP_CF) && (CONFIG_COMMANDS & CFG_CMD_IDE)
 399
 400 #define CONFIG_MISC_INIT_R      1
 401 #define CONFIG_DOS_PARTITION    1
 402 /*
 403  * IDE/ATA stuff
 404  */
 405 #undef  CONFIG_IDE_8xx_DIRECT           /* no pcmcia interface required */
 406 #undef  CONFIG_IDE_LED                  /* no led for ide supported */
 407 #undef  CONFIG_IDE_RESET                /* no reset for ide supported */
 408
 409 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE busses */
 410 #define CFG_IDE_MAXDEVICE       (CFG_IDE_MAXBUS*1) /* max. 1 drives per IDE bus */
 411
 412 #define CFG_ATA_BASE_ADDR       0x20200000
 413 #define CFG_ATA_IDE0_OFFSET     0x0000
 414
 415 #define CFG_ATA_DATA_OFFSET     0x0020  /* Offset for data I/O */
 416 #define CFG_ATA_REG_OFFSET      0x0020  /* Offset for normal register accesses */
 417 #define CFG_ATA_ALT_OFFSET      0x0007  /* Offset for alternate registers */
 418
 419 #define CFG_ATA_STRIDE          2
 420 #endif
 421
 422 /*
 423  * Miscellaneous configurable options
 424  */
 425
 426 #define CFG_HZ                  1000    /* 1ms time tick */
 427
 428 #define CFG_BOOTM_LEN           0x4000000/* Large Image Length, set to 64 Meg */
 429
 430 #define CONFIG_SHOW_BOOT_PROGRESS 1     /* Show boot progress on LEDs */
 431
 432 #define CONFIG_SPI
 433
 434 #ifdef  CONFIG_VIDEO
 435 #if (CONFIG_VIDEO)
 436 #define CONFIG_SPLASH_SCREEN    1
 437 #define CONFIG_SILENT_CONSOLE   1
 438 #else
 439 #undef CONFIG_VIDEO
 440 #endif
 441 #endif
 442
 443 /*
 444  * FLASH organization and environment definitions
 445  */
 446 #define CFG_BOOTMAPSZ           (8 << 20)/* Initial Memory map for Linux */
 447
 448 /* 0xFF, 0xBBC3BBc3, 0x99B39983 */
 449 /*#define AMGCTLVAL             (AMBEN_P0 | AMBEN_P1 | AMBEN_P2 | AMCKEN)
 450 #define AMBCTL0VAL              (B1WAT_11 | B1RAT_11 | B1HT_3 | B1ST_4 | B1TT_4 | B1RDYPOL | \
 451                                 B1RDYEN | B0WAT_11 | B0RAT_11 | B0HT_3 | B0ST_4 | B0TT_4 | B0RDYPOL | B0RDYEN)
 452 #define AMBCTL1VAL              (B3WAT_9 | B3RAT_9 | B3HT_2 | B3ST_3 | B3TT_4 | B3RDYPOL | \
 453                                 B3RDYEN | B2WAT_9 | B2RAT_9 | B2HT_2 | B2ST_4 | B2TT_4 | B2RDYPOL | B2RDYEN)
 454 */
 455 #define AMGCTLVAL               0xFF
 456 #define AMBCTL0VAL              0xBBC3BBC3
 457 #define AMBCTL1VAL              0x99B39983
 458 #define CF_AMBCTL1VAL           0x99B3ffc2
 459
 460 #ifdef CONFIG_VDSP
 461 #define ET_EXEC_VDSP            0x8
 462 #define SHT_STRTAB_VDSP         0x1
 463 #define ELFSHDRSIZE_VDSP        0x2C
 464 #define VDSP_ENTRY_ADDR         0xFFA00000
 465 #endif
 466
 467 #endif