include/configs/bf527-sdp.h

   1 /*
   2  * U-boot - Configuration file for BF527 SDP board
   3  */
   4
   5 #ifndef __CONFIG_BF527_SDP_H__
   6 #define __CONFIG_BF527_SDP_H__
   7
   8 #include <asm/config-pre.h>
   9
  10
  11 /*
  12  * Processor Settings
  13  */
  14 #define CONFIG_BFIN_BOOT_MODE       BFIN_BOOT_PARA
  15
  16
  17 /*
  18  * Clock Settings
  19  *      CCLK = (CLKIN * VCO_MULT) / CCLK_DIV
  20  *      SCLK = (CLKIN * VCO_MULT) / SCLK_DIV
  21  */
  22 /* CONFIG_CLKIN_HZ is any value in Hz                                   */
  23 #define CONFIG_CLKIN_HZ                 24000000
  24 /* CLKIN_HALF controls the DF bit in PLL_CTL      0 = CLKIN             */
  25 /*                                                1 = CLKIN / 2         */
  26 #define CONFIG_CLKIN_HALF               0
  27 /* PLL_BYPASS controls the BYPASS bit in PLL_CTL  0 = do not bypass     */
  28 /*                                                1 = bypass PLL        */
  29 #define CONFIG_PLL_BYPASS               0
  30 /* VCO_MULT controls the MSEL (multiplier) bits in PLL_CTL              */
  31 /* Values can range from 0-63 (where 0 means 64)                        */
  32 #define CONFIG_VCO_MULT                 25
  33 /* CCLK_DIV controls the core clock divider                             */
  34 /* Values can be 1, 2, 4, or 8 ONLY                                     */
  35 #define CONFIG_CCLK_DIV                 1
  36 /* SCLK_DIV controls the system clock divider                           */
  37 /* Values can range from 1-15                                           */
  38 #define CONFIG_SCLK_DIV                 5
  39
  40 #define CONFIG_PLL_LOCKCNT_VAL  0x0200
  41 #define CONFIG_PLL_CTL_VAL              0x2a00
  42 #define CONFIG_VR_CTL_VAL               0x7090
  43
  44
  45 /*
  46  * Memory Settings
  47  */
  48 #define CONFIG_MEM_ADD_WDTH     9
  49 #define CONFIG_MEM_SIZE         32
  50
  51 #define CONFIG_EBIU_SDRRC_VAL   0x00FE
  52 #define CONFIG_EBIU_SDGCTL_VAL  0x8011998d
  53
  54 #define CONFIG_EBIU_AMGCTL_VAL  (AMCKEN | AMBEN_ALL)
  55 #define CONFIG_EBIU_AMBCTL0_VAL (B1WAT_15 | B1RAT_15 | B1HT_3 | B1RDYPOL | B0WAT_15 | B0RAT_15 | B0HT_3 | B0RDYPOL)
  56 #define CONFIG_EBIU_AMBCTL1_VAL (B3WAT_15 | B3RAT_15 | B3HT_3 | B3RDYPOL | B2WAT_15 | B2RAT_15 | B2HT_3 | B2RDYPOL)
  57
  58 #define CONFIG_SYS_MONITOR_LEN  (768 * 1024)
  59 #define CONFIG_SYS_MALLOC_LEN   (640 * 1024)
  60
  61
  62 /*
  63  * Flash Settings
  64  */
  65 #define CONFIG_FLASH_CFI_DRIVER
  66 #define CONFIG_SYS_FLASH_BASE           0x20000000
  67 #define CONFIG_SYS_FLASH_CFI
  68 #define CONFIG_SYS_FLASH_PROTECTION
  69 #define CONFIG_SYS_MAX_FLASH_BANKS      1
  70 #define CONFIG_SYS_MAX_FLASH_SECT       259
  71
  72
  73 /*
  74  * SPI Settings
  75  */
  76 #define CONFIG_BFIN_SPI
  77 #define CONFIG_ENV_SPI_MAX_HZ   30000000
  78 #define CONFIG_SF_DEFAULT_SPEED 30000000
  79 #define CONFIG_SPI_FLASH
  80 #define CONFIG_SPI_FLASH_ALL
  81
  82
  83 /*
  84  * Env Storage Settings
  85  */
  86 #if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_SPI_MASTER)
  87 #define CONFIG_ENV_IS_IN_SPI_FLASH
  88 #define CONFIG_ENV_OFFSET       0x10000
  89 #define CONFIG_ENV_SIZE         0x2000
  90 #define CONFIG_ENV_SECT_SIZE    0x10000
  91 #define CONFIG_ENV_IS_EMBEDDED_IN_LDR
  92 #else
  93 #define CONFIG_ENV_IS_IN_FLASH
  94 #define CONFIG_ENV_OFFSET       0x4000
  95 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_ENV_OFFSET)
  96 #define CONFIG_ENV_SIZE         0x2000
  97 #define CONFIG_ENV_SECT_SIZE    0x2000
  98 #define CONFIG_ENV_IS_EMBEDDED_IN_LDR
  99 #endif
 100
 101
 102 /*
 103  * I2C Settings
 104  */
 105 #define CONFIG_BFIN_TWI_I2C     1
 106 #define CONFIG_HARD_I2C         1
 107
 108
 109 /*
 110  * Misc Settings
 111  */
 112 #define CONFIG_MISC_INIT_R
 113 #define CONFIG_UART_CONSOLE     0
 114
 115
 116 /*
 117  * Pull in common ADI header for remaining command/environment setup
 118  */
 119 #include <configs/bfin_adi_common.h>
 120
 121 #endif