Merge with git+ssh://sr@pollux.denx.org/home/sr/git/u-boot/denx/.git
[platform/kernel/u-boot.git] / include / configs / bamboo.h
1 /*
2  * (C) Copyright 2005-2006
3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /************************************************************************
25  * bamboo.h - configuration for BAMBOO board
26  ***********************************************************************/
27 #ifndef __CONFIG_H
28 #define __CONFIG_H
29
30 /*-----------------------------------------------------------------------
31  * High Level Configuration Options
32  *----------------------------------------------------------------------*/
33 #define CONFIG_BAMBOO           1       /* Board is BAMBOO              */
34 #define CONFIG_440EP            1       /* Specific PPC440EP support    */
35 #define CONFIG_4xx              1       /* ... PPC4xx family            */
36 #define CONFIG_SYS_CLK_FREQ     33333333    /* external freq to pll     */
37
38 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
39
40 /*
41  * Please note that, if NAND support is enabled, the 2nd ethernet port
42  * can't be used because of pin multiplexing. So, if you want to use the
43  * 2nd ethernet port you have to "undef" the following define.
44  */
45 #define CONFIG_BAMBOO_NAND      1       /* enable nand flash support    */
46 #define CFG_NAND_LEGACY
47
48 /*-----------------------------------------------------------------------
49  * Base addresses -- Note these are effective addresses where the
50  * actual resources get mapped (not physical addresses)
51  *----------------------------------------------------------------------*/
52 #define CFG_MONITOR_LEN         (384 * 1024)    /* Reserve 384 kB for Monitor   */
53 #define CFG_MALLOC_LEN          (256 * 1024)    /* Reserve 256 kB for malloc()  */
54 #define CFG_MONITOR_BASE        (-CFG_MONITOR_LEN)
55 #define CFG_SDRAM_BASE          0x00000000          /* _must_ be 0      */
56 #define CFG_FLASH_BASE          0xfff00000          /* start of FLASH   */
57 #define CFG_PCI_MEMBASE         0xa0000000          /* mapped pci memory*/
58 #define CFG_PCI_MEMBASE1        CFG_PCI_MEMBASE  + 0x10000000
59 #define CFG_PCI_MEMBASE2        CFG_PCI_MEMBASE1 + 0x10000000
60 #define CFG_PCI_MEMBASE3        CFG_PCI_MEMBASE2 + 0x10000000
61
62 /*Don't change either of these*/
63 #define CFG_PERIPHERAL_BASE     0xef600000          /* internal peripherals*/
64 #define CFG_PCI_BASE            0xe0000000          /* internal PCI regs*/
65 /*Don't change either of these*/
66
67 #define CFG_USB_DEVICE          0x50000000
68 #define CFG_NVRAM_BASE_ADDR     0x80000000
69 #define CFG_BOOT_BASE_ADDR      0xf0000000
70 #define CFG_NAND_ADDR           0x90000000
71 #define CFG_NAND2_ADDR          0x94000000
72
73 /*-----------------------------------------------------------------------
74  * Initial RAM & stack pointer (placed in SDRAM)
75  *----------------------------------------------------------------------*/
76 #define CFG_INIT_RAM_DCACHE     1               /* d-cache as init ram  */
77 #define CFG_INIT_RAM_ADDR       0x70000000              /* DCache       */
78 #define CFG_INIT_RAM_END        (4 << 10)
79 #define CFG_GBL_DATA_SIZE       256                     /* num bytes initial data       */
80 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
81 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
82
83 /*-----------------------------------------------------------------------
84  * Serial Port
85  *----------------------------------------------------------------------*/
86 #define CFG_EXT_SERIAL_CLOCK    11059200 /* use external 11.059MHz clk  */
87 #define CONFIG_BAUDRATE         115200
88 #define CONFIG_SERIAL_MULTI     1
89 /* define this if you want console on UART1 */
90 #undef CONFIG_UART1_CONSOLE
91
92 #define CFG_BAUDRATE_TABLE  \
93     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
94
95 /*-----------------------------------------------------------------------
96  * NVRAM/RTC
97  *
98  * NOTE: The RTC registers are located at 0x7FFF0 - 0x7FFFF
99  * The DS1558 code assumes this condition
100  *
101  *----------------------------------------------------------------------*/
102 #define CFG_NVRAM_SIZE          (0x2000 - 0x10) /* NVRAM size(8k)- RTC regs     */
103 #define CONFIG_RTC_DS1556       1                        /* DS1556 RTC          */
104
105 /*-----------------------------------------------------------------------
106  * Environment
107  *----------------------------------------------------------------------*/
108 /*
109  * Define here the location of the environment variables (FLASH or EEPROM).
110  * Note: DENX encourages to use redundant environment in FLASH.
111  */
112 #if 1
113 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environment vars       */
114 #else
115 #define CFG_ENV_IS_IN_EEPROM    1       /* use EEPROM for environment vars      */
116 #endif
117
118 /*-----------------------------------------------------------------------
119  * FLASH related
120  *----------------------------------------------------------------------*/
121 #define CFG_MAX_FLASH_BANKS     3                   /* number of banks      */
122 #define CFG_MAX_FLASH_SECT      256                 /* sectors per device   */
123
124 #undef  CFG_FLASH_CHECKSUM
125 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
126 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
127
128 #define CFG_FLASH_ADDR0         0x555
129 #define CFG_FLASH_ADDR1         0x2aa
130 #define CFG_FLASH_WORD_SIZE     unsigned char
131
132 #define CFG_FLASH_2ND_16BIT_DEV 1         /* bamboo has 8 and 16bit device      */
133 #define CFG_FLASH_2ND_ADDR      0x87800000  /* bamboo has 8 and 16bit device    */
134
135 #ifdef CFG_ENV_IS_IN_FLASH
136 #define CFG_ENV_SECT_SIZE       0x10000         /* size of one complete sector  */
137 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE-CFG_ENV_SECT_SIZE)
138 #define CFG_ENV_SIZE            0x2000  /* Total Size of Environment Sector     */
139
140 /* Address and size of Redundant Environment Sector     */
141 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR-CFG_ENV_SECT_SIZE)
142 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
143 #endif /* CFG_ENV_IS_IN_FLASH */
144
145 /*-----------------------------------------------------------------------
146  * NAND-FLASH related
147  *----------------------------------------------------------------------*/
148 #define NAND_CMD_REG   (0x00) /* NandFlash Command Register */
149 #define NAND_ADDR_REG  (0x04) /* NandFlash Address Register */
150 #define NAND_DATA_REG  (0x08) /* NandFlash Data Register */
151 #define NAND_ECC0_REG  (0x10) /* NandFlash ECC Register0 */
152 #define NAND_ECC1_REG  (0x14) /* NandFlash ECC Register1 */
153 #define NAND_ECC2_REG  (0x18) /* NandFlash ECC Register2 */
154 #define NAND_ECC3_REG  (0x1C) /* NandFlash ECC Register3 */
155 #define NAND_ECC4_REG  (0x20) /* NandFlash ECC Register4 */
156 #define NAND_ECC5_REG  (0x24) /* NandFlash ECC Register5 */
157 #define NAND_ECC6_REG  (0x28) /* NandFlash ECC Register6 */
158 #define NAND_ECC7_REG  (0x2C) /* NandFlash ECC Register7 */
159 #define NAND_CR0_REG   (0x30) /* NandFlash Device Bank0 Config Register */
160 #define NAND_CR1_REG   (0x34) /* NandFlash Device Bank1 Config Register */
161 #define NAND_CR2_REG   (0x38) /* NandFlash Device Bank2 Config Register */
162 #define NAND_CR3_REG   (0x3C) /* NandFlash Device Bank3 Config Register */
163 #define NAND_CCR_REG   (0x40) /* NandFlash Core Configuration Register */
164 #define NAND_STAT_REG  (0x44) /* NandFlash Device Status Register */
165 #define NAND_HWCTL_REG (0x48) /* NandFlash Direct Hwd Control Register */
166 #define NAND_REVID_REG (0x50) /* NandFlash Core Revision Id Register */
167
168 /* Nand Flash K9F1208U0A Command Set => Nand Flash 0 */
169 #define NAND0_CMD_READ1_HALF1     0x00     /* Starting addr for 1rst half of registers */
170 #define NAND0_CMD_READ1_HALF2     0x01     /* Starting addr for 2nd half of registers */
171 #define NAND0_CMD_READ2           0x50
172 #define NAND0_CMD_READ_ID         0x90
173 #define NAND0_CMD_READ_STATUS     0x70
174 #define NAND0_CMD_RESET           0xFF
175 #define NAND0_CMD_PAGE_PROG       0x80
176 #define NAND0_CMD_PAGE_PROG_TRUE  0x10
177 #define NAND0_CMD_PAGE_PROG_DUMMY 0x11
178 #define NAND0_CMD_BLOCK_ERASE     0x60
179 #define NAND0_CMD_BLOCK_ERASE_END 0xD0
180
181 #define CFG_MAX_NAND_DEVICE     1       /* Max number of NAND devices */
182 #define SECTORSIZE              512
183
184 #define ADDR_COLUMN             1
185 #define ADDR_PAGE               2
186 #define ADDR_COLUMN_PAGE        3
187
188 #define NAND_ChipID_UNKNOWN     0x00
189 #define NAND_MAX_FLOORS         1
190 #define NAND_MAX_CHIPS          1
191
192 #define WRITE_NAND_COMMAND(d, adr) do {*(volatile u8 *)((ulong)adr+NAND_CMD_REG) = d;} while(0)
193 #define WRITE_NAND_ADDRESS(d, adr) do {*(volatile u8 *)((ulong)adr+NAND_ADDR_REG) = d;} while(0)
194 #define WRITE_NAND(d, adr)      do {*(volatile u8 *)((ulong)adr+NAND_DATA_REG) = d;} while(0)
195 #define READ_NAND(adr)          (*(volatile u8 *)((ulong)adr+NAND_DATA_REG))
196 #define NAND_WAIT_READY(nand)   while (!(*(volatile u8 *)((ulong)nand->IO_ADDR+NAND_STAT_REG) & 0x01))
197
198 /* not needed with 440EP NAND controller */
199 #define NAND_CTL_CLRALE(nandptr)
200 #define NAND_CTL_SETALE(nandptr)
201 #define NAND_CTL_CLRCLE(nandptr)
202 #define NAND_CTL_SETCLE(nandptr)
203 #define NAND_DISABLE_CE(nand)
204 #define NAND_ENABLE_CE(nand)
205
206 /*-----------------------------------------------------------------------
207  * DDR SDRAM
208  *----------------------------------------------------------------------------- */
209 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for setup             */
210 #undef CONFIG_DDR_ECC                   /* don't use ECC                        */
211 #define CFG_SIMULATE_SPD_EEPROM 0xff    /* simulate spd eeprom on this address  */
212 #define SPD_EEPROM_ADDRESS      {CFG_SIMULATE_SPD_EEPROM, 0x50, 0x51}
213
214 /*-----------------------------------------------------------------------
215  * I2C
216  *----------------------------------------------------------------------*/
217 #define CONFIG_HARD_I2C         1           /* I2C with hardware support        */
218 #undef  CONFIG_SOFT_I2C                     /* I2C bit-banged           */
219 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
220 #define CFG_I2C_SLAVE           0x7F
221
222 #define CFG_I2C_MULTI_EEPROMS
223 #define CFG_I2C_EEPROM_ADDR     (0xa8>>1)
224 #define CFG_I2C_EEPROM_ADDR_LEN 1
225 #define CFG_EEPROM_PAGE_WRITE_ENABLE
226 #define CFG_EEPROM_PAGE_WRITE_BITS 3
227 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS 10
228
229 #ifdef CFG_ENV_IS_IN_EEPROM
230 #define CFG_ENV_SIZE            0x200       /* Size of Environment vars */
231 #define CFG_ENV_OFFSET          0x0
232 #endif /* CFG_ENV_IS_IN_EEPROM */
233
234 #define CONFIG_PREBOOT  "echo;" \
235         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
236         "echo"
237
238 #undef  CONFIG_BOOTARGS
239
240 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
241         "netdev=eth0\0"                                                 \
242         "hostname=bamboo\0"                                             \
243         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
244                 "nfsroot=${serverip}:${rootpath}\0"                     \
245         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
246         "addip=setenv bootargs ${bootargs} "                            \
247                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
248                 ":${hostname}:${netdev}:off panic=1\0"                  \
249         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate}\0"\
250         "flash_nfs=run nfsargs addip addtty;"                           \
251                 "bootm ${kernel_addr}\0"                                \
252         "flash_self=run ramargs addip addtty;"                          \
253                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
254         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
255                 "bootm\0"                                               \
256         "rootpath=/opt/eldk/ppc_4xx\0"                                  \
257         "bootfile=/tftpboot/bamboo/uImage\0"                            \
258         "kernel_addr=fff00000\0"                                        \
259         "ramdisk_addr=fff10000\0"                                       \
260         "initrd_high=30000000\0"                                        \
261         "load=tftp 100000 /tftpboot/bamboo/u-boot.bin\0"                \
262         "update=protect off fffa0000 ffffffff;era fffa0000 ffffffff;"   \
263                 "cp.b 100000 fffa0000 60000;"                           \
264                 "setenv filesize;saveenv\0"                             \
265         "upd=run load;run update\0"                                     \
266         ""
267 #define CONFIG_BOOTCOMMAND      "run flash_self"
268
269 #if 0
270 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
271 #else
272 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
273 #endif
274
275 #define CONFIG_BAUDRATE         115200
276
277 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
278 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
279
280 #define CONFIG_MII              1       /* MII PHY management           */
281 #define CONFIG_PHY_ADDR         0       /* PHY address, See schematics  */
282 #define CONFIG_PHY1_ADDR        1
283
284 #ifndef CONFIG_BAMBOO_NAND
285 #define CONFIG_HAS_ETH1         1       /* add support for "eth1addr"   */
286 #endif /* CONFIG_BAMBOO_NAND */
287
288 #define CFG_RX_ETH_BUFFER       32      /* Number of ethernet rx buffers & descriptors */
289
290 #define CONFIG_NETCONSOLE               /* include NetConsole support   */
291 #define CONFIG_NET_MULTI        1       /* required for netconsole      */
292
293 /* Partitions */
294 #define CONFIG_MAC_PARTITION
295 #define CONFIG_DOS_PARTITION
296 #define CONFIG_ISO_PARTITION
297
298 #ifdef CONFIG_440EP
299 /* USB */
300 #define CONFIG_USB_OHCI
301 #define CONFIG_USB_STORAGE
302
303 /*Comment this out to enable USB 1.1 device*/
304 #define USB_2_0_DEVICE
305 #endif /*CONFIG_440EP*/
306
307 #ifdef CONFIG_BAMBOO_NAND
308 #define _CFG_CMD_NAND CFG_CMD_NAND
309 #else
310 #define _CFG_CMD_NAND 0
311 #endif /* CONFIG_BAMBOO_NAND */
312
313 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
314                                 CFG_CMD_ASKENV  | \
315                                 CFG_CMD_DATE    | \
316                                 CFG_CMD_DHCP    | \
317                                 CFG_CMD_DIAG    | \
318                                 CFG_CMD_ELF     | \
319                                 CFG_CMD_EEPROM  | \
320                                 CFG_CMD_I2C     | \
321                                 CFG_CMD_IRQ     | \
322                                 CFG_CMD_MII     | \
323                                 CFG_CMD_NET     | \
324                                 CFG_CMD_NFS     | \
325                                 CFG_CMD_PCI     | \
326                                 CFG_CMD_PING    | \
327                                 CFG_CMD_REGINFO | \
328                                 CFG_CMD_SDRAM   | \
329                                 CFG_CMD_USB     | \
330                                 CFG_CMD_FAT     | \
331                                 CFG_CMD_EXT2    | \
332                                 _CFG_CMD_NAND   | \
333                                 CFG_CMD_SNTP    )
334
335 #define CONFIG_SUPPORT_VFAT
336
337 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
338 #include <cmd_confdefs.h>
339
340 /*
341  * Miscellaneous configurable options
342  */
343 #define CFG_LONGHELP                    /* undef to save memory         */
344 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
345 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
346 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
347 #else
348 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
349 #endif
350 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
351 #define CFG_MAXARGS             16      /* max number of command args   */
352 #define CFG_BARGSIZE            CFG_CBSIZE /* Boot Argument Buffer Size */
353
354 #define CFG_MEMTEST_START       0x0400000 /* memtest works on           */
355 #define CFG_MEMTEST_END         0x0C00000 /* 4 ... 12 MB in DRAM        */
356
357 #define CFG_LOAD_ADDR           0x100000        /* default load address */
358 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
359 #define CONFIG_LYNXKDI          1       /* support kdi files            */
360
361 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
362
363 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
364 #define CONFIG_LOOPW            1       /* enable loopw command         */
365 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
366 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
367 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
368
369 /*-----------------------------------------------------------------------
370  * PCI stuff
371  *-----------------------------------------------------------------------
372  */
373 /* General PCI */
374 #define CONFIG_PCI                      /* include pci support          */
375 #undef  CONFIG_PCI_PNP                  /* do (not) pci plug-and-play   */
376 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
377 #define CFG_PCI_TARGBASE        0x80000000 /* PCIaddr mapped to CFG_PCI_MEMBASE*/
378
379 /* Board-specific PCI */
380 #define CFG_PCI_PRE_INIT                /* enable board pci_pre_init()  */
381 #define CFG_PCI_TARGET_INIT
382 #define CFG_PCI_MASTER_INIT
383
384 #define CFG_PCI_SUBSYS_VENDORID 0x10e8  /* AMCC */
385 #define CFG_PCI_SUBSYS_ID       0xcafe  /* Whatever */
386
387 /*
388  * For booting Linux, the board info and command line data
389  * have to be in the first 8 MB of memory, since this is
390  * the maximum mapped by the Linux kernel during initialization.
391  */
392 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
393
394 /*-----------------------------------------------------------------------
395  * Cache Configuration
396  */
397 #define CFG_DCACHE_SIZE         (32<<10) /* For AMCC 440 CPUs                   */
398 #define CFG_CACHELINE_SIZE      32      /* ...                  */
399 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
400 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
401 #endif
402
403 /*
404  * Internal Definitions
405  *
406  * Boot Flags
407  */
408 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
409 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
410
411 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
412 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
413 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
414 #endif
415 #endif  /* __CONFIG_H */