include/configs/atstk1002.h

   1 /*
   2  * Copyright (C) 2005-2006 Atmel Corporation
   3  *
   4  * Configuration settings for the ATSTK1002 CPU daughterboard
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 #include <asm/arch/hardware.h>
  28
  29 #define CONFIG_AVR32
  30 #define CONFIG_AT32AP
  31 #define CONFIG_AT32AP7000
  32 #define CONFIG_ATSTK1002
  33 #define CONFIG_ATSTK1000
  34
  35 /*
  36  * Timer clock frequency. We're using the CPU-internal COUNT register
  37  * for this, so this is equivalent to the CPU core clock frequency
  38  */
  39 #define CONFIG_SYS_HZ                           1000
  40
  41 /*
  42  * Set up the PLL to run at 140 MHz, the CPU to run at the PLL
  43  * frequency, the HSB and PBB at 1/2, and the PBA to run at 1/4 the
  44  * PLL frequency.
  45  * (CONFIG_SYS_OSC0_HZ * CONFIG_SYS_PLL0_MUL) / CONFIG_SYS_PLL0_DIV = PLL MHz
  46  */
  47 #define CONFIG_PLL
  48 #define CONFIG_SYS_POWER_MANAGER
  49 #define CONFIG_SYS_OSC0_HZ                      20000000
  50 #define CONFIG_SYS_PLL0_DIV                     1
  51 #define CONFIG_SYS_PLL0_MUL                     7
  52 #define CONFIG_SYS_PLL0_SUPPRESS_CYCLES 16
  53 /*
  54  * Set the CPU running at:
  55  * PLL / (2^CONFIG_SYS_CLKDIV_CPU) = CPU MHz
  56  */
  57 #define CONFIG_SYS_CLKDIV_CPU                   0
  58 /*
  59  * Set the HSB running at:
  60  * PLL / (2^CONFIG_SYS_CLKDIV_HSB) = HSB MHz
  61  */
  62 #define CONFIG_SYS_CLKDIV_HSB                   1
  63 /*
  64  * Set the PBA running at:
  65  * PLL / (2^CONFIG_SYS_CLKDIV_PBA) = PBA MHz
  66  */
  67 #define CONFIG_SYS_CLKDIV_PBA                   2
  68 /*
  69  * Set the PBB running at:
  70  * PLL / (2^CONFIG_SYS_CLKDIV_PBB) = PBB MHz
  71  */
  72 #define CONFIG_SYS_CLKDIV_PBB                   1
  73
  74 /* Reserve VM regions for SDRAM and NOR flash */
  75 #define CONFIG_SYS_NR_VM_REGIONS                2
  76
  77 /*
  78  * The PLLOPT register controls the PLL like this:
  79  *   icp = PLLOPT<2>
  80  *   ivco = PLLOPT<1:0>
  81  *
  82  * We want icp=1 (default) and ivco=0 (80-160 MHz) or ivco=2 (150-240MHz).
  83  */
  84 #define CONFIG_SYS_PLL0_OPT                     0x04
  85
  86 #define CONFIG_USART_BASE               ATMEL_BASE_USART1
  87 #define CONFIG_USART_ID                 1
  88
  89 /* User serviceable stuff */
  90 #define CONFIG_DOS_PARTITION
  91
  92 #define CONFIG_CMDLINE_TAG
  93 #define CONFIG_SETUP_MEMORY_TAGS
  94 #define CONFIG_INITRD_TAG
  95
  96 #define CONFIG_STACKSIZE                (2048)
  97
  98 #define CONFIG_BAUDRATE                 115200
  99 #define CONFIG_BOOTARGS                                                 \
 100         "console=ttyS0 root=/dev/mmcblk0p1 fbmem=600k rootwait=1"
 101
 102 #define CONFIG_BOOTCOMMAND                                              \
 103         "fsload; bootm $(fileaddr)"
 104
 105 /*
 106  * Only interrupt autoboot if <space> is pressed. Otherwise, garbage
 107  * data on the serial line may interrupt the boot sequence.
 108  */
 109 #define CONFIG_BOOTDELAY                1
 110 #define CONFIG_AUTOBOOT
 111 #define CONFIG_AUTOBOOT_KEYED
 112 #define CONFIG_AUTOBOOT_PROMPT          \
 113         "Press SPACE to abort autoboot in %d seconds\n", bootdelay
 114 #define CONFIG_AUTOBOOT_DELAY_STR       "d"
 115 #define CONFIG_AUTOBOOT_STOP_STR        " "
 116
 117 /*
 118  * After booting the board for the first time, new ethernet addresses
 119  * should be generated and assigned to the environment variables
 120  * "ethaddr" and "eth1addr". This is normally done during production.
 121  */
 122 #define CONFIG_OVERWRITE_ETHADDR_ONCE
 123
 124 /*
 125  * BOOTP options
 126  */
 127 #define CONFIG_BOOTP_SUBNETMASK
 128 #define CONFIG_BOOTP_GATEWAY
 129
 130
 131 /*
 132  * Command line configuration.
 133  */
 134 #include <config_cmd_default.h>
 135
 136 #define CONFIG_CMD_ASKENV
 137 #define CONFIG_CMD_DHCP
 138 #define CONFIG_CMD_EXT2
 139 #define CONFIG_CMD_FAT
 140 #define CONFIG_CMD_JFFS2
 141 #define CONFIG_CMD_MMC
 142
 143 #undef CONFIG_CMD_FPGA
 144 #undef CONFIG_CMD_SETGETDCR
 145 #undef CONFIG_CMD_SOURCE
 146 #undef CONFIG_CMD_XIMG
 147
 148 #define CONFIG_ATMEL_USART
 149 #define CONFIG_MACB
 150 #define CONFIG_PORTMUX_PIO
 151 #define CONFIG_SYS_NR_PIOS                      5
 152 #define CONFIG_SYS_HSDRAMC
 153 #define CONFIG_MMC
 154 #define CONFIG_GENERIC_ATMEL_MCI
 155 #define CONFIG_GENERIC_MMC
 156 #define CONFIG_SYS_MMC_MAX_BLK_COUNT 1
 157
 158 #define CONFIG_SYS_DCACHE_LINESZ                32
 159 #define CONFIG_SYS_ICACHE_LINESZ                32
 160
 161 #define CONFIG_NR_DRAM_BANKS            1
 162
 163 #define CONFIG_SYS_FLASH_CFI
 164 #define CONFIG_FLASH_CFI_DRIVER
 165
 166 #define CONFIG_SYS_FLASH_BASE                   0x00000000
 167 #define CONFIG_SYS_FLASH_SIZE                   0x800000
 168 #define CONFIG_SYS_MAX_FLASH_BANKS              1
 169 #define CONFIG_SYS_MAX_FLASH_SECT               135
 170
 171 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_FLASH_BASE
 172 #define CONFIG_SYS_TEXT_BASE            0x00000000
 173
 174 #define CONFIG_SYS_INTRAM_BASE                  INTERNAL_SRAM_BASE
 175 #define CONFIG_SYS_INTRAM_SIZE                  INTERNAL_SRAM_SIZE
 176 #define CONFIG_SYS_SDRAM_BASE                   EBI_SDRAM_BASE
 177
 178 #define CONFIG_ENV_IS_IN_FLASH
 179 #define CONFIG_ENV_SIZE                 65536
 180 #define CONFIG_ENV_ADDR                 (CONFIG_SYS_FLASH_BASE + CONFIG_SYS_FLASH_SIZE - CONFIG_ENV_SIZE)
 181
 182 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_INTRAM_BASE + CONFIG_SYS_INTRAM_SIZE)
 183
 184 #define CONFIG_SYS_MALLOC_LEN                   (256*1024)
 185 #define CONFIG_SYS_DMA_ALLOC_LEN                (16384)
 186
 187 /* Allow 4MB for the kernel run-time image */
 188 #define CONFIG_SYS_LOAD_ADDR                    (EBI_SDRAM_BASE + 0x00400000)
 189 #define CONFIG_SYS_BOOTPARAMS_LEN               (16 * 1024)
 190
 191 /* Other configuration settings that shouldn't have to change all that often */
 192 #define CONFIG_SYS_PROMPT                       "U-Boot> "
 193 #define CONFIG_SYS_CBSIZE                       256
 194 #define CONFIG_SYS_MAXARGS                      16
 195 #define CONFIG_SYS_PBSIZE                       (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
 196 #define CONFIG_SYS_LONGHELP
 197
 198 #define CONFIG_SYS_MEMTEST_START                EBI_SDRAM_BASE
 199 #define CONFIG_SYS_MEMTEST_END                  (CONFIG_SYS_MEMTEST_START + 0x700000)
 200 #define CONFIG_SYS_BAUDRATE_TABLE { 115200, 38400, 19200, 9600, 2400 }
 201
 202 #endif /* __CONFIG_H */