include/configs/at91rm9200dk.h

   1 /*
   2  * Rick Bronson <rick@efn.org>
   3  *
   4  * Configuation settings for the AT91RM9200DK board.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 /*
  29  * If we are developing, we might want to start armboot from ram
  30  * so we MUST NOT initialize critical regs like mem-timing ...
  31  */
  32 #define CONFIG_INIT_CRITICAL            /* undef for developing */
  33
  34 /* ARM asynchronous clock */
  35 #define AT91C_MAIN_CLOCK        179712000       /* from 18.432 MHz crystal (18432000 / 4 * 39) */
  36 #define AT91C_MASTER_CLOCK      59904000        /* peripheral clock (AT91C_MASTER_CLOCK / 3) */
  37 /* #define AT91C_MASTER_CLOCK   44928000 */     /* peripheral clock (AT91C_MASTER_CLOCK / 4) */
  38
  39 #define AT91_SLOW_CLOCK         32768   /* slow clock */
  40
  41 #define CONFIG_AT91RM9200DK     1       /* on an AT91RM9200DK Board      */
  42 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
  43 #define CONFIG_CMDLINE_TAG      1       /* enable passing of ATAGs      */
  44 #define CONFIG_SETUP_MEMORY_TAGS 1
  45 #define CONFIG_INITRD_TAG       1
  46
  47 /* define this to include the functionality of boot.bin in u-boot */
  48 #undef CONFIG_BOOTBINFUNC
  49
  50 /*
  51  * Size of malloc() pool
  52  */
  53 #define CFG_MALLOC_LEN  (CFG_ENV_SIZE + 128*1024)
  54 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
  55
  56 #define CONFIG_BAUDRATE 115200
  57
  58 #define CFG_AT91C_BRGR_DIVISOR  33      /* hardcode so no __divsi3 : AT91C_MASTER_CLOCK / baudrate / 16 */
  59
  60 /*
  61  * Hardware drivers
  62  */
  63
  64 /* define one of these to choose the DBGU, USART0  or USART1 as console */
  65 #define CONFIG_DBGU
  66 #undef CONFIG_USART0
  67 #undef CONFIG_USART1
  68
  69 #undef  CONFIG_HWFLOW                   /* don't include RTS/CTS flow control support   */
  70
  71 #undef  CONFIG_MODEM_SUPPORT            /* disable modem initialization stuff */
  72
  73 #define CONFIG_BOOTDELAY      3
  74 /* #define CONFIG_ENV_OVERWRITE 1 */
  75
  76 #define CONFIG_COMMANDS         \
  77                        ((CONFIG_CMD_DFL | \
  78                         CFG_CMD_DHCP ) & \
  79                       ~(CFG_CMD_BDI | \
  80                         CFG_CMD_IMI | \
  81                         CFG_CMD_AUTOSCRIPT | \
  82                         CFG_CMD_FPGA | \
  83                         CFG_CMD_MISC | \
  84                         CFG_CMD_LOADS ))
  85
  86 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  87 #include <cmd_confdefs.h>
  88
  89 #define CFG_MAX_NAND_DEVICE     1       /* Max number of NAND devices           */
  90 #define SECTORSIZE 512
  91
  92 #define ADDR_COLUMN 1
  93 #define ADDR_PAGE 2
  94 #define ADDR_COLUMN_PAGE 3
  95
  96 #define NAND_ChipID_UNKNOWN     0x00
  97 #define NAND_MAX_FLOORS 1
  98 #define NAND_MAX_CHIPS 1
  99
 100 #define AT91_SMART_MEDIA_ALE (1 << 22)  /* our ALE is AD22 */
 101 #define AT91_SMART_MEDIA_CLE (1 << 21)  /* our CLE is AD21 */
 102
 103 #define NAND_DISABLE_CE(nand) do { *AT91C_PIOC_SODR = AT91C_PIO_PC0;} while(0)
 104 #define NAND_ENABLE_CE(nand) do { *AT91C_PIOC_CODR = AT91C_PIO_PC0;} while(0)
 105
 106 #define NAND_WAIT_READY(nand) while (!(*AT91C_PIOC_PDSR & AT91C_PIO_PC2))
 107
 108 #define WRITE_NAND_COMMAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_CLE) = (__u8)(d); } while(0)
 109 #define WRITE_NAND_ADDRESS(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_ALE) = (__u8)(d); } while(0)
 110 #define WRITE_NAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr) = (__u8)d; } while(0)
 111 #define READ_NAND(adr) ((volatile unsigned char)(*(volatile __u8 *)(unsigned long)adr))
 112 /* the following are NOP's in our implementation */
 113 #define NAND_CTL_CLRALE(nandptr)
 114 #define NAND_CTL_SETALE(nandptr)
 115 #define NAND_CTL_CLRCLE(nandptr)
 116 #define NAND_CTL_SETCLE(nandptr)
 117
 118 #define CONFIG_NR_DRAM_BANKS 1
 119 #define PHYS_SDRAM 0x20000000
 120 #define PHYS_SDRAM_SIZE 0x2000000  /* 32 megs */
 121
 122 #define CFG_MEMTEST_START               PHYS_SDRAM
 123 #define CFG_MEMTEST_END                 CFG_MEMTEST_START + PHYS_SDRAM_SIZE - 262144
 124
 125 #define CONFIG_DRIVER_ETHER
 126 #define CONFIG_NET_RETRY_COUNT          20
 127 #define CONFIG_AT91C_USE_RMII
 128
 129 #define CONFIG_HAS_DATAFLASH            1
 130 #define CFG_SPI_WRITE_TOUT              (5*CFG_HZ)
 131 #define CFG_MAX_DATAFLASH_BANKS         2
 132 #define CFG_MAX_DATAFLASH_PAGES         16384
 133 #define CFG_DATAFLASH_LOGIC_ADDR_CS0    0xC0000000      /* Logical adress for CS0 */
 134 #define CFG_DATAFLASH_LOGIC_ADDR_CS3    0xD0000000      /* Logical adress for CS3 */
 135
 136 #define PHYS_FLASH_1                    0x10000000
 137 #define PHYS_FLASH_SIZE                 0x200000  /* 2 megs main flash */
 138 #define CFG_FLASH_BASE                  PHYS_FLASH_1
 139 #define CFG_MAX_FLASH_BANKS             1
 140 #define CFG_MAX_FLASH_SECT              256
 141 #define CFG_FLASH_ERASE_TOUT            (2*CFG_HZ) /* Timeout for Flash Erase */
 142 #define CFG_FLASH_WRITE_TOUT            (2*CFG_HZ) /* Timeout for Flash Write */
 143
 144 #undef  CFG_ENV_IS_IN_DATAFLASH
 145
 146 #ifdef CFG_ENV_IS_IN_DATAFLASH
 147 #define CFG_ENV_OFFSET                  0x20000
 148 #define CFG_ENV_ADDR                    (CFG_DATAFLASH_LOGIC_ADDR_CS0 + CFG_ENV_OFFSET)
 149 #define CFG_ENV_SIZE                    0x2000  /* 0x8000 */
 150 #else
 151 #define CFG_ENV_IS_IN_FLASH             1
 152 #ifdef CONFIG_BOOTBINFUNC
 153 #define CFG_ENV_ADDR                    (PHYS_FLASH_1 + 0x60000)  /* after u-boot.bin */
 154 #define CFG_ENV_SIZE                    0x10000 /* sectors are 64K here */
 155 #else
 156 #define CFG_ENV_ADDR                    (PHYS_FLASH_1 + 0xe000)  /* between boot.bin and u-boot.bin.gz */
 157 #define CFG_ENV_SIZE                    0x2000  /* 0x8000 */
 158 #endif
 159 #endif
 160
 161
 162 #define CFG_LOAD_ADDR           0x21000000  /* default load address */
 163
 164 #ifdef CONFIG_BOOTBINFUNC
 165 #define CFG_BOOT_SIZE           0x00 /* 0 KBytes */
 166 #define CFG_U_BOOT_BASE         PHYS_FLASH_1
 167 #define CFG_U_BOOT_SIZE         0x60000 /* 384 KBytes */
 168 #else
 169 #define CFG_BOOT_SIZE           0x6000 /* 24 KBytes */
 170 #define CFG_U_BOOT_BASE         (PHYS_FLASH_1 + 0x10000)
 171 #define CFG_U_BOOT_SIZE         0x10000 /* 64 KBytes */
 172 #endif
 173
 174 #define CFG_BAUDRATE_TABLE      {115200 , 19200, 38400, 57600, 9600 }
 175
 176 #define CFG_PROMPT              "U-Boot> "      /* Monitor Command Prompt */
 177 #define CFG_CBSIZE              256             /* Console I/O Buffer Size */
 178 #define CFG_MAXARGS             16              /* max number of command args */
 179 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 180
 181 #ifndef __ASSEMBLY__
 182 /*-----------------------------------------------------------------------
 183  * Board specific extension for bd_info
 184  *
 185  * This structure is embedded in the global bd_info (bd_t) structure
 186  * and can be used by the board specific code (eg board/...)
 187  */
 188
 189 struct bd_info_ext {
 190         /* helper variable for board environment handling
 191          *
 192          * env_crc_valid == 0    =>   uninitialised
 193          * env_crc_valid  > 0    =>   environment crc in flash is valid
 194          * env_crc_valid  < 0    =>   environment crc in flash is invalid
 195          */
 196         int env_crc_valid;
 197 };
 198 #endif
 199
 200 #define CFG_HZ 1000
 201 #define CFG_HZ_CLOCK AT91C_MASTER_CLOCK/2       /* AT91C_TC0_CMR is implicitly set to */
 202                                         /* AT91C_TC_TIMER_DIV1_CLOCK */
 203
 204 #define CONFIG_STACKSIZE        (32*1024)       /* regular stack */
 205
 206 #ifdef CONFIG_USE_IRQ
 207 #error CONFIG_USE_IRQ not supported
 208 #endif
 209
 210 #endif