include/configs/at91rm9200dk.h

   1 /*
   2  * Rick Bronson <rick@efn.org>
   3  *
   4  * Configuation settings for the AT91RM9200DK board.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 /*
  29  * If we are developing, we might want to start armboot from ram
  30  * so we MUST NOT initialize critical regs like mem-timing ...
  31  */
  32 #define CONFIG_INIT_CRITICAL            /* undef for developing */
  33
  34 /* ARM asynchronous clock */
  35 #define AT91C_MAIN_CLOCK  179712000  /* from 18.432 MHz crystal (18432000 / 4 * 39) */
  36 #define AT91C_MASTER_CLOCK  59904000  /* peripheral clock (AT91C_MASTER_CLOCK / 3) */
  37 /* #define AT91C_MASTER_CLOCK  44928000 */  /* peripheral clock (AT91C_MASTER_CLOCK / 4) */
  38
  39 #define CONFIG_AT91RM9200DK      1      /* on an AT91RM9200DK Board      */
  40 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
  41 #define CONFIG_CMDLINE_TAG       1      /* enable passing of ATAGs      */
  42 #define CONFIG_SETUP_MEMORY_TAGS 1
  43 #define CONFIG_INITRD_TAG        1
  44
  45 /*
  46  * Size of malloc() pool
  47  */
  48 #define CFG_MALLOC_LEN  (CFG_ENV_SIZE + 128*1024)
  49 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
  50
  51 #define CONFIG_BAUDRATE 115200
  52
  53 /*
  54  * Hardware drivers
  55  */
  56
  57 #undef  CONFIG_HWFLOW                   /* don't include RTS/CTS flow control support   */
  58
  59 #undef  CONFIG_MODEM_SUPPORT            /* disable modem initialization stuff */
  60
  61 #define CONFIG_BOOTDELAY      3
  62 /* #define CONFIG_ENV_OVERWRITE  1 */
  63
  64 #define CONFIG_COMMANDS         \
  65                        ((CONFIG_CMD_DFL | \
  66                         CFG_CMD_DHCP ) & \
  67                       ~(CFG_CMD_BDI | \
  68                         CFG_CMD_IMI | \
  69                         CFG_CMD_AUTOSCRIPT | \
  70                         CFG_CMD_FPGA | \
  71                         CFG_CMD_MISC | \
  72                         CFG_CMD_LOADS ))
  73
  74 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  75 #include <cmd_confdefs.h>
  76
  77 #define CFG_MAX_NAND_DEVICE     1       /* Max number of NAND devices           */
  78 #define SECTORSIZE 512
  79
  80 #define ADDR_COLUMN 1
  81 #define ADDR_PAGE 2
  82 #define ADDR_COLUMN_PAGE 3
  83
  84 #define NAND_ChipID_UNKNOWN     0x00
  85 #define NAND_MAX_FLOORS 1
  86 #define NAND_MAX_CHIPS 1
  87
  88 #define AT91_SMART_MEDIA_ALE (1 << 22)  /* our ALE is AD22 */
  89 #define AT91_SMART_MEDIA_CLE (1 << 21)  /* our CLE is AD21 */
  90
  91 #define NAND_DISABLE_CE(nand) do { *AT91C_PIOC_SODR = AT91C_PIO_PC0;} while(0)
  92 #define NAND_ENABLE_CE(nand) do { *AT91C_PIOC_CODR = AT91C_PIO_PC0;} while(0)
  93
  94 #define NAND_WAIT_READY(nand) while (!(*AT91C_PIOC_PDSR & AT91C_PIO_PC2))
  95
  96 #define WRITE_NAND_COMMAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_CLE) = (__u8)(d); } while(0)
  97 #define WRITE_NAND_ADDRESS(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_ALE) = (__u8)(d); } while(0)
  98 #define WRITE_NAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr) = (__u8)d; } while(0)
  99 #define READ_NAND(adr) ((volatile unsigned char)(*(volatile __u8 *)(unsigned long)adr))
 100 /* the following are NOP's in our implementation */
 101 #define NAND_CTL_CLRALE(nandptr)
 102 #define NAND_CTL_SETALE(nandptr)
 103 #define NAND_CTL_CLRCLE(nandptr)
 104 #define NAND_CTL_SETCLE(nandptr)
 105
 106 #define CONFIG_NR_DRAM_BANKS 1
 107 #define PHYS_SDRAM 0x20000000
 108 #define PHYS_SDRAM_SIZE 0x2000000  /* 32 megs */
 109
 110 #define CFG_MEMTEST_START PHYS_SDRAM
 111 #define CFG_MEMTEST_END   CFG_MEMTEST_START + PHYS_SDRAM_SIZE - 262144
 112
 113 #define CONFIG_DRIVER_ETHER
 114 #define CONFIG_NET_RETRY_COUNT 20
 115
 116 #define CONFIG_HAS_DATAFLASH    1
 117 #define CFG_SPI_WRITE_TOUT      (5*CFG_HZ)
 118 #define CFG_MAX_DATAFLASH_BANKS 2
 119 #define CFG_MAX_DATAFLASH_PAGES 16384
 120 #define CFG_DATAFLASH_LOGIC_ADDR_CS0    0xC0000000      /* Logical adress for CS0 */
 121 #define CFG_DATAFLASH_LOGIC_ADDR_CS3    0xD0000000      /* Logical adress for CS3 */
 122
 123 #define PHYS_FLASH_1 0x10000000
 124 #define PHYS_FLASH_SIZE 0x200000  /* 2 megs main flash */
 125 #define CFG_FLASH_BASE          PHYS_FLASH_1
 126 #define CFG_MAX_FLASH_BANKS 1
 127 #define CFG_MAX_FLASH_SECT 40
 128 #define CFG_FLASH_ERASE_TOUT    (2*CFG_HZ) /* Timeout for Flash Erase */
 129 #define CFG_FLASH_WRITE_TOUT    (2*CFG_HZ) /* Timeout for Flash Write */
 130
 131 #undef  CFG_ENV_IS_IN_DATAFLASH
 132
 133 #ifdef CFG_ENV_IS_IN_DATAFLASH
 134 #define CFG_ENV_OFFSET 0x20000
 135 #define CFG_ENV_ADDR (CFG_DATAFLASH_LOGIC_ADDR_CS0 + CFG_ENV_OFFSET)
 136 #define CFG_ENV_SIZE 0x2000  /* 0x8000 */
 137 #else
 138 #define CFG_ENV_IS_IN_FLASH     1
 139 #define CFG_ENV_ADDR (PHYS_FLASH_1 + 0xe000)  /* 0x10000 */
 140 #define CFG_ENV_SIZE 0x2000  /* 0x8000 */
 141 #endif
 142
 143
 144 #define CFG_LOAD_ADDR 0x21000000  /* default load address */
 145
 146 #define CFG_BOOT_SIZE           0x6000 /* 24 KBytes */
 147 #define CFG_U_BOOT_BASE         (PHYS_FLASH_1 + 0x10000)
 148 #define CFG_U_BOOT_SIZE         0x10000 /* 64 KBytes */
 149
 150 #define CFG_BAUDRATE_TABLE {115200 , 19200, 38400, 57600, 9600 }
 151
 152 #define CFG_PROMPT "Uboot> " /* Monitor Command Prompt */
 153 #define CFG_CBSIZE 256 /* Console I/O Buffer Size */
 154 #define CFG_MAXARGS 16 /* max number of command args */
 155 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 156
 157 #ifndef __ASSEMBLY__
 158 /*-----------------------------------------------------------------------
 159  * Board specific extension for bd_info
 160  *
 161  * This structure is embedded in the global bd_info (bd_t) structure
 162  * and can be used by the board specific code (eg board/...)
 163  */
 164
 165 struct bd_info_ext
 166 {
 167     /* helper variable for board environment handling
 168      *
 169      * env_crc_valid == 0    =>   uninitialised
 170      * env_crc_valid  > 0    =>   environment crc in flash is valid
 171      * env_crc_valid  < 0    =>   environment crc in flash is invalid
 172      */
 173      int        env_crc_valid;
 174 };
 175 #endif
 176
 177 #define CFG_HZ AT91C_MASTER_CLOCK/2  /* AT91C_TC0_CMR is implicitly set to
 178                                         AT91C_TC_TIMER_DIV1_CLOCK */
 179
 180 #define CONFIG_STACKSIZE        (32*1024)       /* regular stack */
 181
 182 #ifdef CONFIG_USE_IRQ
 183 #error CONFIG_USE_IRQ not supported
 184 #endif
 185
 186 #endif