include/configs/alpr.h

   1 /*
   2  * (C) Copyright 2006
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*-----------------------------------------------------------------------
  28  * High Level Configuration Options
  29  *----------------------------------------------------------------------*/
  30 #define CONFIG_ALPR             1           /* Board is ebony           */
  31 #define CONFIG_440GX            1           /* Specifc GX support       */
  32 #define CONFIG_4xx              1           /* ... PPC4xx family        */
  33 #define CONFIG_BOARD_EARLY_INIT_F 1         /* Call board_pre_init      */
  34 #define CONFIG_BOARD_RESET      1           /* call board_reset()       */
  35 #undef  CFG_DRAM_TEST                       /* Disable-takes long time! */
  36 #define CONFIG_SYS_CLK_FREQ     33333000    /* external freq to pll     */
  37
  38 /*-----------------------------------------------------------------------
  39  * Base addresses -- Note these are effective addresses where the
  40  * actual resources get mapped (not physical addresses)
  41  *----------------------------------------------------------------------*/
  42 #define CFG_SDRAM_BASE      0x00000000      /* _must_ be 0              */
  43 #define CFG_FLASH_BASE      0xffe00000      /* start of FLASH           */
  44 #define CFG_MONITOR_BASE    0xfffc0000      /* start of monitor         */
  45 #define CFG_PCI_MEMBASE     0x80000000      /* mapped pci memory        */
  46 #define CFG_PCI_MEMSIZE     0x40000000      /* size of mapped pci memory */
  47 #define CFG_PERIPHERAL_BASE 0xe0000000      /* internal peripherals     */
  48 #define CFG_ISRAM_BASE      0xc0000000      /* internal SRAM            */
  49 #define CFG_PCI_BASE        0xd0000000      /* internal PCI regs        */
  50 #define CFG_PCI_MEMBASE1        CFG_PCI_MEMBASE  + 0x10000000
  51 #define CFG_PCI_MEMBASE2        CFG_PCI_MEMBASE1 + 0x10000000
  52 #define CFG_PCI_MEMBASE3        CFG_PCI_MEMBASE2 + 0x10000000
  53
  54
  55 #define CFG_FPGA_BASE       (CFG_PERIPHERAL_BASE + 0x08300000)
  56 #define CFG_NVRAM_BASE_ADDR (CFG_PERIPHERAL_BASE + 0x08000000)
  57
  58 /*-----------------------------------------------------------------------
  59  * Initial RAM & stack pointer (placed in internal SRAM)
  60  *----------------------------------------------------------------------*/
  61 #define CFG_TEMP_STACK_OCM  1
  62 #define CFG_OCM_DATA_ADDR   CFG_ISRAM_BASE
  63 #define CFG_INIT_RAM_ADDR   CFG_ISRAM_BASE  /* Initial RAM address      */
  64 #define CFG_INIT_RAM_END    0x2000          /* End of used area in RAM  */
  65 #define CFG_GBL_DATA_SIZE   128             /* num bytes initial data   */
  66
  67 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
  68 #define CFG_POST_WORD_ADDR      (CFG_GBL_DATA_OFFSET - 0x4)
  69 #define CFG_INIT_SP_OFFSET      CFG_POST_WORD_ADDR
  70
  71 #define CFG_MONITOR_LEN     (256 * 1024)    /* Reserve 256 kB for Mon   */
  72 #define CFG_MALLOC_LEN      (128 * 1024)    /* Reserve 128 kB for malloc*/
  73
  74 /*-----------------------------------------------------------------------
  75  * Serial Port
  76  *----------------------------------------------------------------------*/
  77 #undef  CFG_EXT_SERIAL_CLOCK
  78 #define CONFIG_BAUDRATE         115200
  79 #define CONFIG_UART1_CONSOLE            /* define for uart1 as console  */
  80
  81 #define CFG_BAUDRATE_TABLE  \
  82     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
  83
  84 /*-----------------------------------------------------------------------
  85  * FLASH related
  86  *----------------------------------------------------------------------*/
  87 #define FLASH_BASE0_PRELIM      CFG_FLASH_BASE          /* FLASH bank #0        */
  88
  89 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
  90 #define CFG_MAX_FLASH_SECT      256     /* max number of sectors on one chip    */
  91
  92 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
  93 #define CFG_FLASH_WRITE_TOUT    1000    /* Timeout for Flash Write (in ms)      */
  94
  95 #define CFG_FLASH_WORD_SIZE     unsigned short  /* flash word size (width)      */
  96 #define CFG_FLASH_ADDR0         0x5555  /* 1st address for flash config cycles  */
  97 #define CFG_FLASH_ADDR1         0x2AAA  /* 2nd address for flash config cycles  */
  98 /*
  99  * The following defines are added for buggy IOP480 byte interface.
 100  * All other boards should use the standard values (CPCI405 etc.)
 101  */
 102 #define CFG_FLASH_READ0         0x0000  /* 0 is standard                        */
 103 #define CFG_FLASH_READ1         0x0001  /* 1 is standard                        */
 104 #define CFG_FLASH_READ2         0x0002  /* 2 is standard                        */
 105
 106 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector on flinfo */
 107
 108 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environment vars       */
 109
 110 #define CFG_ENV_SECT_SIZE       0x10000         /* size of one complete sector  */
 111 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE-CFG_ENV_SECT_SIZE)
 112 #define CFG_ENV_SIZE            0x2000  /* Total Size of Environment Sector     */
 113
 114 /* Address and size of Redundant Environment Sector     */
 115 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR-CFG_ENV_SECT_SIZE)
 116 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 117
 118 /*-----------------------------------------------------------------------
 119  * DDR SDRAM
 120  *----------------------------------------------------------------------*/
 121 #undef CONFIG_SPD_EEPROM                /* Don't use SPD EEPROM for setup       */
 122 #define CONFIG_SDRAM_BANK0      1       /* init onboard DDR SDRAM bank 0        */
 123 #undef CONFIG_SDRAM_ECC                 /* enable ECC support                   */
 124 #define CFG_SDRAM_TABLE { \
 125                 {(256 << 20), 13, 0x000C4001}, /* 256MB mode 3, 13x10(4)*/ \
 126                 {(64 << 20),  12, 0x00082001}} /* 64MB mode 2, 12x9(4)  */
 127
 128 /*-----------------------------------------------------------------------
 129  * I2C
 130  *----------------------------------------------------------------------*/
 131 #define CONFIG_HARD_I2C         1       /* I2C with hardware support    */
 132 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
 133 #define CFG_I2C_SPEED           100000  /* I2C speed and slave address  */
 134 #define CFG_I2C_SLAVE           0x7F
 135 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs      */
 136
 137 /*-----------------------------------------------------------------------
 138  * I2C EEPROM (PCF8594C)
 139  *----------------------------------------------------------------------*/
 140 #define CFG_I2C_EEPROM_ADDR     0x54    /* EEPROM PCF8594C              */
 141 #define CFG_I2C_EEPROM_ADDR_LEN 1       /* Bytes of address             */
 142 /* mask of address bits that overflow into the "EEPROM chip address"    */
 143 #define CFG_I2C_EEPROM_ADDR_OVERFLOW    0x07
 144 #define CFG_EEPROM_PAGE_WRITE_BITS 3    /* The Philips PCF8594C has     */
 145                                         /* 8 byte page write mode using */
 146                                         /* last 3 bits of the address   */
 147 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  40   /* and takes up to 40 msec */
 148 #define CFG_EEPROM_PAGE_WRITE_ENABLE
 149
 150 #define CONFIG_PREBOOT  "echo;" \
 151         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 152         "echo"
 153
 154 #undef  CONFIG_BOOTARGS
 155
 156 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 157         "netdev=eth0\0"                                                 \
 158         "hostname=alpr\0"                                               \
 159         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 160                 "nfsroot=${serverip}:${rootpath}\0"                     \
 161         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 162         "addip=setenv bootargs ${bootargs} "                            \
 163                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 164                 ":${hostname}:${netdev}:off panic=1\0"                  \
 165         "addtty=setenv bootargs ${bootargs} console=ttyS1,${baudrate}\0"\
 166         "flash_nfs=run nfsargs addip addtty;"                           \
 167                 "bootm ${kernel_addr}\0"                                \
 168         "flash_self=run ramargs addip addtty;"                          \
 169                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 170         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
 171                 "bootm\0"                                               \
 172         "rootpath=/opt/eldk/ppc_4xx\0"                                  \
 173         "bootfile=/tftpboot/alpr/uImage\0"                              \
 174         "kernel_addr=fff00000\0"                                        \
 175         "ramdisk_addr=fff10000\0"                                       \
 176         "load=tftp 100000 /tftpboot/alpr/u-boot.bin\0"                  \
 177         "update=protect off fffc0000 ffffffff;era fffc0000 ffffffff;"   \
 178                 "cp.b 100000 fffc0000 40000;"                           \
 179                 "setenv filesize;saveenv\0"                             \
 180         "upd=run load;run update\0"                                     \
 181         ""
 182 #define CONFIG_BOOTCOMMAND      "run flash_self"
 183
 184 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
 185
 186 #define CONFIG_BAUDRATE         115200
 187
 188 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 189 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
 190
 191 #define CONFIG_MII              1       /* MII PHY management           */
 192 #define CONFIG_NET_MULTI        1
 193 #define CONFIG_PHY_ADDR         0x02    /* dummy setting, no EMAC0 used */
 194 #define CONFIG_PHY1_ADDR        0x03    /* dummy setting, no EMAC1 used */
 195 #define CONFIG_PHY2_ADDR        0x00    /* test-only: will be changed   */
 196 #define CONFIG_PHY3_ADDR        0x01    /* PHY address for EMAC3        */
 197 #define CONFIG_HAS_ETH0
 198 #define CONFIG_HAS_ETH1
 199 #define CONFIG_HAS_ETH2
 200 #define CONFIG_HAS_ETH3
 201 #define CONFIG_PHY_RESET        1       /* reset phy upon startup       */
 202 #define CONFIG_88E1111_CLK_DELAY 1      /* set CLK delay on ALPR        */
 203 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
 204 #define CFG_RX_ETH_BUFFER       32      /* Number of ethernet rx buffers & descriptors */
 205
 206 #define CONFIG_NETCONSOLE               /* include NetConsole support   */
 207
 208 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
 209                                 CFG_CMD_ASKENV  | \
 210                                 CFG_CMD_DHCP    | \
 211                                 CFG_CMD_DIAG    | \
 212                                 CFG_CMD_EEPROM  | \
 213                                 CFG_CMD_ELF     | \
 214                                 CFG_CMD_I2C     | \
 215                                 CFG_CMD_IRQ     | \
 216                                 CFG_CMD_MII     | \
 217                                 CFG_CMD_NET     | \
 218                                 CFG_CMD_NFS     | \
 219                                 CFG_CMD_PCI     | \
 220                                 CFG_CMD_PING    | \
 221                                 CFG_CMD_FPGA    | \
 222                                 CFG_CMD_NAND    | \
 223                                 CFG_CMD_REGINFO)
 224
 225 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 226 #include <cmd_confdefs.h>
 227
 228 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 229
 230 /*
 231  * Miscellaneous configurable options
 232  */
 233 #define CFG_LONGHELP                    /* undef to save memory         */
 234 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
 235 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 236 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
 237 #else
 238 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
 239 #endif
 240 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 241 #define CFG_MAXARGS     16              /* max number of command args   */
 242 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
 243
 244 #define CFG_MEMTEST_START       0x0400000       /* memtest works on     */
 245 #define CFG_MEMTEST_END         0x0C00000       /* 4 ... 12 MB in DRAM  */
 246
 247 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 248 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
 249
 250 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 251
 252 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 253 #define CONFIG_LOOPW            1       /* enable loopw command         */
 254 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
 255 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 256 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 257
 258 /*-----------------------------------------------------------------------
 259  * PCI stuff
 260  *-----------------------------------------------------------------------
 261  */
 262 /* General PCI */
 263 #define CONFIG_PCI                      /* include pci support          */
 264 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 265 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
 266 #define CFG_PCI_TARGBASE    0x80000000  /* PCIaddr mapped to CFG_PCI_MEMBASE */
 267 #define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable*/
 268
 269 /* Board-specific PCI */
 270 #define CFG_PCI_PRE_INIT                /* enable board pci_pre_init()  */
 271 #define CFG_PCI_TARGET_INIT             /* let board init pci target    */
 272 #define CFG_PCI_MASTER_INIT
 273
 274 #define CFG_PCI_SUBSYS_VENDORID 0x10e8  /* AMCC */
 275 #define CFG_PCI_SUBSYS_DEVICEID 0xcafe  /* Whatever */
 276
 277 /*-----------------------------------------------------------------------
 278  * FPGA stuff
 279  *-----------------------------------------------------------------------
 280  */
 281 #define CONFIG_FPGA             CFG_ALTERA_CYCLON2
 282 #undef CFG_FPGA_CHECK_CTRLC
 283 #undef CFG_FPGA_PROG_FEEDBACK
 284 #define CONFIG_FPGA_COUNT       1               /* Ich habe 2 ... aber in
 285                                         Reihe geschaltet -> sollte gehen,
 286                                         aufpassen mit Datasize ist jetzt
 287                                         halt doppelt so gross ... Seite 306
 288                                         ist das mit den multiple Device in PS
 289                                         Mode erklaert ...*/
 290
 291 /* FPGA program pin configuration */
 292 #define CFG_GPIO_CLK            18      /* FPGA clk pin (cpu output)            */
 293 #define CFG_GPIO_DATA           19      /* FPGA data pin (cpu output)           */
 294 #define CFG_GPIO_STATUS         20      /* FPGA status pin (cpu input)          */
 295 #define CFG_GPIO_CONFIG         21      /* FPGA CONFIG pin (cpu output)         */
 296 #define CFG_GPIO_CON_DON        22      /* FPGA CONFIG_DONE pin (cpu input)     */
 297
 298 #define CFG_GPIO_SEL_DPR        14      /* cpu output */
 299 #define CFG_GPIO_SEL_AVR        15      /* cpu output */
 300 #define CFG_GPIO_PROG_EN        23      /* cpu output */
 301
 302 /*
 303  * NAND-FLASH stuff
 304  */
 305 #define CFG_MAX_NAND_DEVICE     4
 306 #define NAND_MAX_CHIPS          CFG_MAX_NAND_DEVICE
 307 #define CFG_NAND_BASE           0xF0000000      /* NAND FLASH Base Address      */
 308 #define CFG_NAND_BASE_LIST      { CFG_NAND_BASE + 0, CFG_NAND_BASE + 2, \
 309                                   CFG_NAND_BASE + 4, CFG_NAND_BASE + 6 }
 310 #define CFG_NAND_QUIET_TEST     1       /* don't warn upon unknown NAND flash   */
 311
 312 /*-----------------------------------------------------------------------
 313  * External Bus Controller (EBC) Setup
 314  *----------------------------------------------------------------------*/
 315 #define CFG_FLASH               CFG_FLASH_BASE
 316
 317 /* Memory Bank 0 (Flash Bank 0, NOR-FLASH) initialization                       */
 318 #define CFG_EBC_PB0AP           0x92015480
 319 #define CFG_EBC_PB0CR           (CFG_FLASH | 0x3A000) /* BS=2MB,BU=R/W,BW=16bit */
 320
 321 /* Memory Bank 1 (NAND-FLASH) initialization                                    */
 322 #define CFG_EBC_PB1AP           0x01840380      /* TWT=3                        */
 323 #define CFG_EBC_PB1CR           (CFG_NAND_BASE | 0x1A000) /* BS=1MB,BU=R/W,BW=16bit */
 324
 325 /*
 326  * For booting Linux, the board info and command line data
 327  * have to be in the first 8 MB of memory, since this is
 328  * the maximum mapped by the Linux kernel during initialization.
 329  */
 330 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 331 /*-----------------------------------------------------------------------
 332  * Cache Configuration
 333  */
 334 #define CFG_DCACHE_SIZE         32768   /* For AMCC 440 CPUs                    */
 335 #define CFG_CACHELINE_SIZE      32      /* ...                  */
 336 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 337 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
 338 #endif
 339
 340 /*
 341  * Internal Definitions
 342  *
 343  * Boot Flags
 344  */
 345 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 346 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 347
 348 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 349 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 350 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 351 #endif
 352 #endif  /* __CONFIG_H */