Merge branch 'master' of ssh://gemini/home/wd/git/u-boot/master
[platform/kernel/u-boot.git] / include / configs / ads5121.h
1 /*
2  * (C) Copyright 2007, 2008 DENX Software Engineering
3  *
4  * See file CREDITS for list of people who contributed to this
5  * project.
6  *
7  * This program is free software; you can redistribute it and/or
8  * modify it under the terms of the GNU General Public License as
9  * published by the Free Software Foundation; either version 2 of
10  * the License, or (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
20  * MA 02111-1307 USA
21  */
22
23 /*
24  * ADS5121 board configuration file
25  */
26
27 #ifndef __CONFIG_H
28 #define __CONFIG_H
29
30 #define CONFIG_ADS5121 1
31 /*
32  * Memory map for the ADS5121 board:
33  *
34  * 0x0000_0000 - 0x0FFF_FFFF    DDR RAM (256 MB)
35  * 0x3000_0000 - 0x3001_FFFF    SRAM (128 KB)
36  * 0x8000_0000 - 0x803F_FFFF    IMMR (4 MB)
37  * 0x8200_0000 - 0x8200_001F    CPLD (32 B)
38  * 0x8400_0000 - 0x82FF_FFFF    PCI I/O space (16 MB)
39  * 0xA000_0000 - 0xAFFF_FFFF    PCI memory space (256 MB)
40  * 0xB000_0000 - 0xBFFF_FFFF    PCI memory mapped I/O space (256 MB)
41  * 0xFC00_0000 - 0xFFFF_FFFF    NOR Boot FLASH (64 MB)
42  */
43
44 /*
45  * High Level Configuration Options
46  */
47 #define CONFIG_E300             1       /* E300 Family */
48 #define CONFIG_MPC512X          1       /* MPC512X family */
49 #define CONFIG_FSL_DIU_FB       1       /* FSL DIU */
50 #undef CONFIG_FSL_DIU_LOGO_BMP          /* Don't include FSL DIU binary bmp */
51
52 /* video */
53 #undef CONFIG_VIDEO
54
55 #if defined(CONFIG_VIDEO)
56 #define CONFIG_CFB_CONSOLE
57 #define CONFIG_VGA_AS_SINGLE_DEVICE
58 #endif
59
60 /* CONFIG_PCI is defined at config time */
61
62 #ifdef CONFIG_ADS5121_REV2
63 #define CONFIG_SYS_MPC512X_CLKIN        66000000        /* in Hz */
64 #else
65 #define CONFIG_SYS_MPC512X_CLKIN        33333333        /* in Hz */
66 #define CONFIG_PCI
67 #endif
68
69 #define CONFIG_BOARD_EARLY_INIT_F               /* call board_early_init_f() */
70 #define CONFIG_MISC_INIT_R
71
72 #define CONFIG_SYS_IMMR         0x80000000
73 #define CONFIG_SYS_DIU_ADDR             (CONFIG_SYS_IMMR+0x2100)
74
75 #define CONFIG_SYS_MEMTEST_START        0x00200000      /* memtest region */
76 #define CONFIG_SYS_MEMTEST_END          0x00400000
77
78 /*
79  * DDR Setup - manually set all parameters as there's no SPD etc.
80  */
81 #ifdef CONFIG_ADS5121_REV2
82 #define CONFIG_SYS_DDR_SIZE             256             /* MB */
83 #else
84 #define CONFIG_SYS_DDR_SIZE             512             /* MB */
85 #endif
86 #define CONFIG_SYS_DDR_BASE             0x00000000      /* DDR is system memory*/
87 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_BASE
88
89 /* DDR Controller Configuration
90  *
91  * SYS_CFG:
92  *      [31:31] MDDRC Soft Reset:       Diabled
93  *      [30:30] DRAM CKE pin:           Enabled
94  *      [29:29] DRAM CLK:               Enabled
95  *      [28:28] Command Mode:           Enabled (For initialization only)
96  *      [27:25] DRAM Row Select:        dram_row[15:0] = magenta_address[25:10]
97  *      [24:21] DRAM Bank Select:       dram_bank[1:0] = magenta_address[11:10]
98  *      [20:19] Read Test:              DON'T USE
99  *      [18:18] Self Refresh:           Enabled
100  *      [17:17] 16bit Mode:             Disabled
101  *      [16:13] Ready Delay:            2
102  *      [12:12] Half DQS Delay:         Disabled
103  *      [11:11] Quarter DQS Delay:      Disabled
104  *      [10:08] Write Delay:            2
105  *      [07:07] Early ODT:              Disabled
106  *      [06:06] On DIE Termination:     Disabled
107  *      [05:05] FIFO Overflow Clear:    DON'T USE here
108  *      [04:04] FIFO Underflow Clear:   DON'T USE here
109  *      [03:03] FIFO Overflow Pending:  DON'T USE here
110  *      [02:02] FIFO Underlfow Pending: DON'T USE here
111  *      [01:01] FIFO Overlfow Enabled:  Enabled
112  *      [00:00] FIFO Underflow Enabled: Enabled
113  * TIME_CFG0
114  *      [31:16] DRAM Refresh Time:      0 CSB clocks
115  *      [15:8]  DRAM Command Time:      0 CSB clocks
116  *      [07:00] DRAM Precharge Time:    0 CSB clocks
117  * TIME_CFG1
118  *      [31:26] DRAM tRFC:
119  *      [25:21] DRAM tWR1:
120  *      [20:17] DRAM tWRT1:
121  *      [16:11] DRAM tDRR:
122  *      [10:05] DRAM tRC:
123  *      [04:00] DRAM tRAS:
124  * TIME_CFG2
125  *      [31:28] DRAM tRCD:
126  *      [27:23] DRAM tFAW:
127  *      [22:19] DRAM tRTW1:
128  *      [18:15] DRAM tCCD:
129  *      [14:10] DRAM tRTP:
130  *      [09:05] DRAM tRP:
131  *      [04:00] DRAM tRPA
132  */
133 #ifdef CONFIG_ADS5121_REV2
134 #define CONFIG_SYS_MDDRC_SYS_CFG        0xF8604A00
135 #define CONFIG_SYS_MDDRC_SYS_CFG_RUN    0xE8604A00
136 #define CONFIG_SYS_MDDRC_TIME_CFG1      0x54EC1168
137 #define CONFIG_SYS_MDDRC_TIME_CFG2      0x35210864
138 #else
139 #define CONFIG_SYS_MDDRC_SYS_CFG         0xFA804A00
140 #define CONFIG_SYS_MDDRC_SYS_CFG_RUN     0xEA804A00
141 #define CONFIG_SYS_MDDRC_TIME_CFG1       0x68EC1168
142 #define CONFIG_SYS_MDDRC_TIME_CFG2       0x34310864
143 #endif
144 #define CONFIG_SYS_MDDRC_SYS_CFG_EN     0xF0000000
145 #define CONFIG_SYS_MDDRC_TIME_CFG0      0x00003D2E
146 #define CONFIG_SYS_MDDRC_TIME_CFG0_RUN  0x06183D2E
147
148 #define CONFIG_SYS_MICRON_NOP           0x01380000
149 #define CONFIG_SYS_MICRON_PCHG_ALL      0x01100400
150 #define CONFIG_SYS_MICRON_EM2           0x01020000
151 #define CONFIG_SYS_MICRON_EM3           0x01030000
152 #define CONFIG_SYS_MICRON_EN_DLL        0x01010000
153 #define CONFIG_SYS_MICRON_RFSH          0x01080000
154 #define CONFIG_SYS_MICRON_INIT_DEV_OP   0x01000432
155 #define CONFIG_SYS_MICRON_OCD_DEFAULT   0x01010780
156
157 /* DDR Priority Manager Configuration */
158 #define CONFIG_SYS_MDDRCGRP_PM_CFG1     0x00077777
159 #define CONFIG_SYS_MDDRCGRP_PM_CFG2     0x00000000
160 #define CONFIG_SYS_MDDRCGRP_HIPRIO_CFG  0x00000001
161 #define CONFIG_SYS_MDDRCGRP_LUT0_MU     0xFFEEDDCC
162 #define CONFIG_SYS_MDDRCGRP_LUT0_ML     0xBBAAAAAA
163 #define CONFIG_SYS_MDDRCGRP_LUT1_MU     0x66666666
164 #define CONFIG_SYS_MDDRCGRP_LUT1_ML     0x55555555
165 #define CONFIG_SYS_MDDRCGRP_LUT2_MU     0x44444444
166 #define CONFIG_SYS_MDDRCGRP_LUT2_ML     0x44444444
167 #define CONFIG_SYS_MDDRCGRP_LUT3_MU     0x55555555
168 #define CONFIG_SYS_MDDRCGRP_LUT3_ML     0x55555558
169 #define CONFIG_SYS_MDDRCGRP_LUT4_MU     0x11111111
170 #define CONFIG_SYS_MDDRCGRP_LUT4_ML     0x11111122
171 #define CONFIG_SYS_MDDRCGRP_LUT0_AU     0xaaaaaaaa
172 #define CONFIG_SYS_MDDRCGRP_LUT0_AL     0xaaaaaaaa
173 #define CONFIG_SYS_MDDRCGRP_LUT1_AU     0x66666666
174 #define CONFIG_SYS_MDDRCGRP_LUT1_AL     0x66666666
175 #define CONFIG_SYS_MDDRCGRP_LUT2_AU     0x11111111
176 #define CONFIG_SYS_MDDRCGRP_LUT2_AL     0x11111111
177 #define CONFIG_SYS_MDDRCGRP_LUT3_AU     0x11111111
178 #define CONFIG_SYS_MDDRCGRP_LUT3_AL     0x11111111
179 #define CONFIG_SYS_MDDRCGRP_LUT4_AU     0x11111111
180 #define CONFIG_SYS_MDDRCGRP_LUT4_AL     0x11111111
181
182 /*
183  * NOR FLASH on the Local Bus
184  */
185 #undef CONFIG_BKUP_FLASH
186 #define CONFIG_SYS_FLASH_CFI                            /* use the Common Flash Interface */
187 #define CONFIG_FLASH_CFI_DRIVER                 /* use the CFI driver */
188 #ifdef CONFIG_BKUP_FLASH
189 #define CONFIG_SYS_FLASH_BASE           0xFF800000      /* start of FLASH   */
190 #define CONFIG_SYS_FLASH_SIZE           0x00800000      /* max flash size in bytes */
191 #else
192 #define CONFIG_SYS_FLASH_BASE           0xFC000000      /* start of FLASH   */
193 #define CONFIG_SYS_FLASH_SIZE           0x04000000      /* max flash size in bytes */
194 #endif
195 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
196 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* number of banks */
197 #define CONFIG_SYS_FLASH_BANKS_LIST     {CONFIG_SYS_FLASH_BASE}
198 #define CONFIG_SYS_MAX_FLASH_SECT       256             /* max sectors per device */
199
200 #undef CONFIG_SYS_FLASH_CHECKSUM
201
202 /*
203  * CPLD registers area is really only 32 bytes in size, but the smallest possible LP
204  * window is 64KB
205  */
206 #define CONFIG_SYS_CPLD_BASE            0x82000000
207 #define CONFIG_SYS_CPLD_SIZE            0x00010000      /* 64 KB */
208
209 #define CONFIG_SYS_SRAM_BASE            0x30000000
210 #define CONFIG_SYS_SRAM_SIZE            0x00020000      /* 128 KB */
211
212 #define CONFIG_SYS_CS0_CFG              0x05059310      /* ALE active low, data size 4bytes */
213 #define CONFIG_SYS_CS2_CFG              0x05059010      /* ALE active low, data size 1byte */
214 #define CONFIG_SYS_CS_ALETIMING 0x00000005      /* Use alternative CS timing for CS0 and CS2 */
215
216 /* Use SRAM for initial stack */
217 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_SRAM_BASE            /* Initial RAM address */
218 #define CONFIG_SYS_INIT_RAM_END CONFIG_SYS_SRAM_SIZE            /* End of used area in RAM */
219
220 #define CONFIG_SYS_GBL_DATA_SIZE        0x100                   /* num bytes initial data */
221 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
222 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
223
224 #define CONFIG_SYS_MONITOR_BASE TEXT_BASE               /* Start of monitor */
225 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)            /* Reserve 256 kB for Mon */
226 #ifdef  CONFIG_FSL_DIU_FB
227 #define CONFIG_SYS_MALLOC_LEN           (6 * 1024 * 1024)       /* Reserved for malloc */
228 #else
229 #define CONFIG_SYS_MALLOC_LEN           (512 * 1024)
230 #endif
231
232 /*
233  * Serial Port
234  */
235 #define CONFIG_CONS_INDEX     1
236 #undef CONFIG_SERIAL_SOFTWARE_FIFO
237
238 /*
239  * Serial console configuration
240  */
241 #define CONFIG_PSC_CONSOLE      3       /* console is on PSC3 */
242 #if CONFIG_PSC_CONSOLE != 3
243 #error CONFIG_PSC_CONSOLE must be 3
244 #endif
245 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
246 #define CONFIG_SYS_BAUDRATE_TABLE  \
247         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
248
249 #define CONSOLE_FIFO_TX_SIZE    FIFOC_PSC3_TX_SIZE
250 #define CONSOLE_FIFO_TX_ADDR    FIFOC_PSC3_TX_ADDR
251 #define CONSOLE_FIFO_RX_SIZE    FIFOC_PSC3_RX_SIZE
252 #define CONSOLE_FIFO_RX_ADDR    FIFOC_PSC3_RX_ADDR
253
254 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
255 /* Use the HUSH parser */
256 #define CONFIG_SYS_HUSH_PARSER
257 #ifdef  CONFIG_SYS_HUSH_PARSER
258 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
259 #endif
260
261 /*
262  * PCI
263  */
264 #ifdef CONFIG_PCI
265
266 /*
267  * General PCI
268  */
269 #define CONFIG_SYS_PCI_MEM_BASE 0xA0000000
270 #define CONFIG_SYS_PCI_MEM_PHYS CONFIG_SYS_PCI_MEM_BASE
271 #define CONFIG_SYS_PCI_MEM_SIZE 0x10000000      /* 256M */
272 #define CONFIG_SYS_PCI_MMIO_BASE        (CONFIG_SYS_PCI_MEM_BASE + CONFIG_SYS_PCI_MEM_SIZE)
273 #define CONFIG_SYS_PCI_MMIO_PHYS        CONFIG_SYS_PCI_MMIO_BASE
274 #define CONFIG_SYS_PCI_MMIO_SIZE        0x10000000      /* 256M */
275 #define CONFIG_SYS_PCI_IO_BASE          0x00000000
276 #define CONFIG_SYS_PCI_IO_PHYS          0x84000000
277 #define CONFIG_SYS_PCI_IO_SIZE          0x01000000      /* 16M */
278
279
280 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
281
282 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup */
283
284 #endif
285
286 /* I2C */
287 #define CONFIG_HARD_I2C                 /* I2C with hardware support */
288 #undef CONFIG_SOFT_I2C                  /* so disable bit-banged I2C */
289 #define CONFIG_I2C_MULTI_BUS
290 #define CONFIG_I2C_CMD_TREE
291 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed and slave address */
292 #define CONFIG_SYS_I2C_SLAVE            0x7F
293 #if 0
294 #define CONFIG_SYS_I2C_NOPROBES {{0,0x69}}      /* Don't probe these addrs */
295 #endif
296
297 /*
298  * IIM - IC Identification Module
299  */
300 #undef CONFIG_IIM
301
302 /*
303  * EEPROM configuration
304  */
305 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2       /* 16-bit EEPROM address */
306 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x50    /* Atmel: AT24C32A-10TQ-2.7 */
307 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10      /* 10ms of delay */
308 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       5       /* 32-Byte Page Write Mode */
309
310 /*
311  * Ethernet configuration
312  */
313 #define CONFIG_MPC512x_FEC      1
314 #define CONFIG_NET_MULTI
315 #define CONFIG_PHY_ADDR         0x1
316 #define CONFIG_MII              1       /* MII PHY management           */
317 #define CONFIG_FEC_AN_TIMEOUT   1
318 #define CONFIG_HAS_ETH0
319
320 /*
321  * Configure on-board RTC
322  */
323 #define CONFIG_RTC_M41T62                       /* use M41T62 rtc via i2 */
324 #define CONFIG_SYS_I2C_RTC_ADDR         0x68    /* at address 0x68              */
325
326 /*
327  * Environment
328  */
329 #define CONFIG_ENV_IS_IN_FLASH  1
330 /* This has to be a multiple of the Flash sector size */
331 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
332 #define CONFIG_ENV_SIZE         0x2000
333 #ifdef CONFIG_BKUP_FLASH
334 #define CONFIG_ENV_SECT_SIZE    0x20000 /* one sector (256K) for env */
335 #else
336 #define CONFIG_ENV_SECT_SIZE    0x40000 /* one sector (256K) for env */
337 #endif
338
339 /* Address and size of Redundant Environment Sector     */
340 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR + CONFIG_ENV_SECT_SIZE)
341 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
342
343 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
344 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
345
346 #include <config_cmd_default.h>
347
348 #define CONFIG_CMD_ASKENV
349 #define CONFIG_CMD_DHCP
350 #define CONFIG_CMD_I2C
351 #define CONFIG_CMD_MII
352 #define CONFIG_CMD_NFS
353 #define CONFIG_CMD_PING
354 #define CONFIG_CMD_REGINFO
355 #define CONFIG_CMD_EEPROM
356 #define CONFIG_CMD_DATE
357 #undef CONFIG_CMD_FUSE
358 #define CONFIG_CMD_IDE
359 #define CONFIG_CMD_EXT2
360
361 #if defined(CONFIG_PCI)
362 #define CONFIG_CMD_PCI
363 #endif
364
365 #if defined(CONFIG_CMD_IDE)
366 #define CONFIG_DOS_PARTITION
367 #define CONFIG_MAC_PARTITION
368 #define CONFIG_ISO_PARTITION
369 #endif /* defined(CONFIG_CMD_IDE) */
370
371 /*
372  * Watchdog timeout = CONFIG_SYS_WATCHDOG_VALUE * 65536 / IPS clock.
373  * For example, when IPS is set to 66MHz and CONFIG_SYS_WATCHDOG_VALUE is set
374  * to 0xFFFF, watchdog timeouts after about 64s. For details refer
375  * to chapter 36 of the MPC5121e Reference Manual.
376  */
377 /* #define CONFIG_WATCHDOG */           /* enable watchdog */
378 #define CONFIG_SYS_WATCHDOG_VALUE 0xFFFF
379
380  /*
381  * Miscellaneous configurable options
382  */
383 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
384 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address */
385 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
386
387 #ifdef CONFIG_CMD_KGDB
388         #define CONFIG_SYS_CBSIZE       1024    /* Console I/O Buffer Size */
389 #else
390         #define CONFIG_SYS_CBSIZE       256     /* Console I/O Buffer Size */
391 #endif
392
393
394 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16) /* Print Buffer Size */
395 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
396 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
397 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1ms ticks */
398
399 /*
400  * For booting Linux, the board info and command line data
401  * have to be in the first 8 MB of memory, since this is
402  * the maximum mapped by the Linux kernel during initialization.
403  */
404 #define CONFIG_SYS_BOOTMAPSZ    (8 << 20)       /* Initial Memory map for Linux*/
405
406 /* Cache Configuration */
407 #define CONFIG_SYS_DCACHE_SIZE          32768
408 #define CONFIG_SYS_CACHELINE_SIZE       32
409 #ifdef CONFIG_CMD_KGDB
410 #define CONFIG_SYS_CACHELINE_SHIFT      5       /*log base 2 of the above value*/
411 #endif
412
413 #define CONFIG_SYS_HID0_INIT    0x000000000
414 #define CONFIG_SYS_HID0_FINAL   HID0_ENABLE_MACHINE_CHECK
415 #define CONFIG_SYS_HID2 HID2_HBE
416
417 #define CONFIG_HIGH_BATS        1       /* High BATs supported */
418
419 /*
420  * Internal Definitions
421  *
422  * Boot Flags
423  */
424 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
425 #define BOOTFLAG_WARM           0x02    /* Software reboot */
426
427 #ifdef CONFIG_CMD_KGDB
428 #define CONFIG_KGDB_BAUDRATE    230400  /* speed of kgdb serial port */
429 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
430 #endif
431
432 /*
433  * Environment Configuration
434  */
435 #define CONFIG_TIMESTAMP
436
437 #define CONFIG_HOSTNAME         ads5121
438 #define CONFIG_BOOTFILE         ads5121/uImage
439 #define CONFIG_ROOTPATH         /opt/eldk/ppc_6xx
440
441 #define CONFIG_LOADADDR         400000  /* default location for tftp and bootm */
442
443 #define CONFIG_BOOTDELAY        5       /* -1 disables auto-boot */
444 #undef  CONFIG_BOOTARGS                 /* the boot command will set bootargs */
445
446 #define CONFIG_BAUDRATE         115200
447
448 #define CONFIG_PREBOOT  "echo;" \
449         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
450         "echo"
451
452 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
453         "u-boot_addr_r=200000\0"                                        \
454         "kernel_addr_r=600000\0"                                        \
455         "fdt_addr_r=880000\0"                                           \
456         "ramdisk_addr_r=900000\0"                                       \
457         "u-boot_addr=FFF00000\0"                                        \
458         "kernel_addr=FFC40000\0"                                        \
459         "fdt_addr=FFEC0000\0"                                           \
460         "ramdisk_addr=FC040000\0"                                       \
461         "ramdiskfile=ads5121/uRamdisk\0"                                \
462         "u-boot=ads5121/u-boot.bin\0"                                   \
463         "bootfile=ads5121/uImage\0"                                     \
464         "fdtfile=ads5121/ads5121.dtb\0"                                 \
465         "rootpath=/opt/eldk/ppc_6xx\n"                                  \
466         "netdev=eth0\0"                                                 \
467         "consdev=ttyPSC0\0"                                             \
468         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
469                 "nfsroot=${serverip}:${rootpath}\0"                     \
470         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
471         "addip=setenv bootargs ${bootargs} "                            \
472                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
473                 ":${hostname}:${netdev}:off panic=1\0"                  \
474         "addtty=setenv bootargs ${bootargs} "                           \
475                 "console=${consdev},${baudrate}\0"                      \
476         "flash_nfs=run nfsargs addip addtty;"                           \
477                 "bootm ${kernel_addr} - ${fdt_addr}\0"                  \
478         "flash_self=run ramargs addip addtty;"                          \
479                 "bootm ${kernel_addr} ${ramdisk_addr} ${fdt_addr}\0"    \
480         "net_nfs=tftp ${kernel_addr_r} ${bootfile};"                    \
481                 "tftp ${fdt_addr_r} ${fdtfile};"                        \
482                 "run nfsargs addip addtty;"                             \
483                 "bootm ${kernel_addr_r} - ${fdt_addr_r}\0"              \
484         "net_self=tftp ${kernel_addr_r} ${bootfile};"                   \
485                 "tftp ${ramdisk_addr_r} ${ramdiskfile};"                \
486                 "tftp ${fdt_addr_r} ${fdtfile};"                        \
487                 "run ramargs addip addtty;"                             \
488                 "bootm ${kernel_addr_r} ${ramdisk_addr_r} ${fdt_addr_r}\0"\
489         "load=tftp ${u-boot_addr_r} ${u-boot}\0"                        \
490         "update=protect off ${u-boot_addr} +${filesize};"               \
491                 "era ${u-boot_addr} +${filesize};"                      \
492                 "cp.b ${u-boot_addr_r} ${u-boot_addr} ${filesize}\0"    \
493         "upd=run load update\0"                                         \
494         ""
495
496 #define CONFIG_BOOTCOMMAND      "run flash_self"
497
498 #define CONFIG_OF_LIBFDT        1
499 #define CONFIG_OF_BOARD_SETUP   1
500 #define CONFIG_OF_SUPPORT_OLD_DEVICE_TREES      1
501
502 #define OF_CPU                  "PowerPC,5121@0"
503 #define OF_SOC_COMPAT           "fsl,mpc5121-immr"
504 #define OF_TBCLK                (bd->bi_busfreq / 4)
505 #define OF_STDOUT_PATH          "/soc@80000000/serial@11300"
506
507 /*-----------------------------------------------------------------------
508  * IDE/ATA stuff
509  *-----------------------------------------------------------------------
510  */
511
512 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
513 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
514 #undef  CONFIG_IDE_LED                  /* LED   for IDE not supported  */
515
516 #define CONFIG_IDE_RESET                /* reset for IDE supported      */
517 #define CONFIG_IDE_PREINIT
518
519 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
520 #define CONFIG_SYS_IDE_MAXDEVICE        2       /* max. 1 drive per IDE bus     */
521
522 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
523 #define CONFIG_SYS_ATA_BASE_ADDR        MPC512X_PATA
524
525 /* Offset for data I/O                  RefMan MPC5121EE Table 28-10    */
526 #define CONFIG_SYS_ATA_DATA_OFFSET      (0x00A0)
527
528 /* Offset for normal register accesses  */
529 #define CONFIG_SYS_ATA_REG_OFFSET       (CONFIG_SYS_ATA_DATA_OFFSET)
530
531 /* Offset for alternate registers       RefMan MPC5121EE Table 28-23    */
532 #define CONFIG_SYS_ATA_ALT_OFFSET       (0x00D8)
533
534 /* Interval between registers   */
535 #define CONFIG_SYS_ATA_STRIDE           4
536
537 #define ATA_BASE_ADDR           MPC512X_PATA
538
539 /*
540  * Control register bit definitions
541  */
542 #define FSL_ATA_CTRL_FIFO_RST_B         0x80000000
543 #define FSL_ATA_CTRL_ATA_RST_B          0x40000000
544 #define FSL_ATA_CTRL_FIFO_TX_EN         0x20000000
545 #define FSL_ATA_CTRL_FIFO_RCV_EN        0x10000000
546 #define FSL_ATA_CTRL_DMA_PENDING        0x08000000
547 #define FSL_ATA_CTRL_DMA_ULTRA          0x04000000
548 #define FSL_ATA_CTRL_DMA_WRITE          0x02000000
549 #define FSL_ATA_CTRL_IORDY_EN           0x01000000
550
551 #endif  /* __CONFIG_H */