include/configs/acadia.h

   1 /*
   2  * (C) Copyright 2007
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /************************************************************************
  25  * acadia.h - configuration for AMCC Acadia (405EZ)
  26  ***********************************************************************/
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*-----------------------------------------------------------------------
  32  * High Level Configuration Options
  33  *----------------------------------------------------------------------*/
  34 #define CONFIG_ACADIA           1               /* Board is Acadia      */
  35 #define CONFIG_4xx              1               /* ... PPC4xx family    */
  36 #define CONFIG_405EZ            1               /* Specifc 405EZ support*/
  37 #define CONFIG_SYS_CLK_FREQ     66666666        /* external freq to pll */
  38
  39 #define CONFIG_BOARD_EARLY_INIT_F 1             /* Call board_early_init_f */
  40 #define CONFIG_MISC_INIT_F      1               /* Call misc_init_f     */
  41
  42 #define CONFIG_NO_SERIAL_EEPROM
  43 /*#undef CONFIG_NO_SERIAL_EEPROM*/
  44
  45 #ifdef CONFIG_NO_SERIAL_EEPROM
  46 /*----------------------------------------------------------------------------
  47  * PLL settings for 266MHz CPU, 133MHz PLB/SDRAM, 66MHz EBC, 33MHz PCI,
  48  * assuming a 66MHz input clock to the 405EZ.
  49  *---------------------------------------------------------------------------*/
  50 /* #define PLLMR0_100_100_12 */
  51 #define PLLMR0_200_133_66
  52 /* #define PLLMR0_266_160_80 */
  53 /* #define PLLMR0_333_166_83 */
  54 #endif
  55
  56 /*-----------------------------------------------------------------------
  57  * Base addresses -- Note these are effective addresses where the
  58  * actual resources get mapped (not physical addresses)
  59  *----------------------------------------------------------------------*/
  60 #define CFG_MONITOR_LEN         (256 * 1024)/* Reserve 256 kB for Monitor       */
  61 #define CFG_MALLOC_LEN          (512 * 1024)/* Reserve 512 kB for malloc()      */
  62
  63 #define CFG_SDRAM_BASE          0x00000000
  64 #define CFG_FLASH_BASE          0xfe000000
  65 #define CFG_MONITOR_BASE        TEXT_BASE
  66 #define CFG_CPLD_BASE           0x80000000
  67 #define CFG_NAND_ADDR           0xd0000000
  68 #define CFG_USB_HOST            0xef603000      /* USB OHCI 1.1 controller      */
  69
  70 /*-----------------------------------------------------------------------
  71  * Initial RAM & stack pointer
  72  *----------------------------------------------------------------------*/
  73 #define CFG_TEMP_STACK_OCM      1               /* OCM as init ram      */
  74
  75 /* On Chip Memory location */
  76 #define CFG_OCM_DATA_ADDR       0xF8000000
  77 #define CFG_OCM_DATA_SIZE       0x4000                  /* 16K of onchip SRAM           */
  78 #define CFG_INIT_RAM_ADDR       CFG_OCM_DATA_ADDR       /* inside of SRAM               */
  79 #define CFG_INIT_RAM_END        CFG_OCM_DATA_SIZE       /* End of used area in RAM      */
  80
  81 #define CFG_GBL_DATA_SIZE       128                     /* size for initial data        */
  82 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
  83 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
  84
  85 /*-----------------------------------------------------------------------
  86  * Serial Port
  87  *----------------------------------------------------------------------*/
  88 #undef  CFG_EXT_SERIAL_CLOCK                    /* external serial clock */
  89 #define CFG_BASE_BAUD           691200
  90 #define CONFIG_BAUDRATE         115200
  91 #define CONFIG_SERIAL_MULTI     1
  92
  93 /* The following table includes the supported baudrates */
  94 #define CFG_BAUDRATE_TABLE      \
  95         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400}
  96
  97 /*-----------------------------------------------------------------------
  98  * Environment
  99  *----------------------------------------------------------------------*/
 100 #if !defined(CONFIG_NAND_U_BOOT) && !defined(CONFIG_NAND_SPL)
 101 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environment vars       */
 102 #else
 103 #define CFG_ENV_IS_IN_NAND      1       /* use NAND for environment vars        */
 104 #define CFG_ENV_IS_EMBEDDED     1       /* use embedded environment */
 105 #endif
 106
 107 /*-----------------------------------------------------------------------
 108  * FLASH related
 109  *----------------------------------------------------------------------*/
 110 #define CFG_FLASH_CFI                   /* The flash is CFI compatible  */
 111 #define CFG_FLASH_CFI_DRIVER            /* Use common CFI driver        */
 112
 113 #define CFG_FLASH_BANKS_LIST    {CFG_FLASH_BASE}
 114 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
 115 #define CFG_MAX_FLASH_SECT      512     /* max number of sectors on one chip    */
 116
 117 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
 118 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
 119
 120 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster)     */
 121 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector on flinfo */
 122
 123 #ifdef CFG_ENV_IS_IN_FLASH
 124 #define CFG_ENV_SECT_SIZE       0x40000 /* size of one complete sector  */
 125 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE-CFG_ENV_SECT_SIZE)
 126 #define CFG_ENV_SIZE            0x4000  /* Total Size of Environment Sector     */
 127
 128 /* Address and size of Redundant Environment Sector     */
 129 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR-CFG_ENV_SECT_SIZE)
 130 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 131 #endif
 132
 133 /*-----------------------------------------------------------------------
 134  * RAM (CRAM)
 135  *----------------------------------------------------------------------*/
 136 #define CFG_MBYTES_RAM          64              /* 64MB                 */
 137
 138 /*-----------------------------------------------------------------------
 139  * I2C
 140  *----------------------------------------------------------------------*/
 141 #define CONFIG_HARD_I2C         1               /* I2C with hardware support    */
 142 #undef  CONFIG_SOFT_I2C                         /* I2C bit-banged               */
 143 #define CFG_I2C_SPEED           400000          /* I2C speed and slave address  */
 144 #define CFG_I2C_SLAVE           0x7F
 145
 146 #define CFG_I2C_MULTI_EEPROMS
 147 #define CFG_I2C_EEPROM_ADDR     (0xa8>>1)
 148 #define CFG_I2C_EEPROM_ADDR_LEN 1
 149 #define CFG_EEPROM_PAGE_WRITE_ENABLE
 150 #define CFG_EEPROM_PAGE_WRITE_BITS 3
 151 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS 10
 152
 153 /* I2C SYSMON (LM75, AD7414 is almost compatible)                       */
 154 #define CONFIG_DTT_LM75         1               /* ON Semi's LM75       */
 155 #define CONFIG_DTT_AD7414       1               /* use AD7414           */
 156 #define CONFIG_DTT_SENSORS      {0}             /* Sensor addresses     */
 157 #define CFG_DTT_MAX_TEMP        70
 158 #define CFG_DTT_LOW_TEMP        -30
 159 #define CFG_DTT_HYSTERESIS      3
 160
 161 #if 0 /* test-only... */
 162 /*-----------------------------------------------------------------------
 163  * SPI stuff - Define to include SPI control
 164  *-----------------------------------------------------------------------
 165  */
 166 #define CONFIG_SPI
 167 #endif
 168
 169 /*-----------------------------------------------------------------------
 170  * Ethernet
 171  *----------------------------------------------------------------------*/
 172 #define CONFIG_MII              1       /* MII PHY management           */
 173 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
 174 #define CONFIG_NET_MULTI        1
 175 #define CFG_RX_ETH_BUFFER       16      /* # of rx buffers & descriptors*/
 176
 177 #define CONFIG_NETCONSOLE               /* include NetConsole support   */
 178
 179 #define CONFIG_PREBOOT  "echo;" \
 180         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 181         "echo"
 182
 183 #undef  CONFIG_BOOTARGS
 184
 185 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 186         "netdev=eth0\0"                                                 \
 187         "hostname=acadia\0"                                             \
 188         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 189                 "nfsroot=${serverip}:${rootpath}\0"                     \
 190         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 191         "addip=setenv bootargs ${bootargs} "                            \
 192                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 193                 ":${hostname}:${netdev}:off panic=1\0"                  \
 194         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate}\0"\
 195         "flash_nfs=run nfsargs addip addtty;"                           \
 196                 "bootm ${kernel_addr}\0"                                \
 197         "flash_self=run ramargs addip addtty;"                          \
 198                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 199         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
 200                 "bootm\0"                                               \
 201         "rootpath=/opt/eldk/ppc_4xx\0"                          \
 202         "bootfile=acadia/uImage\0"                                      \
 203         "kernel_addr=fff10000\0"                                        \
 204         "ramdisk_addr=fff20000\0"                                       \
 205         "initrd_high=30000000\0"                                        \
 206         "load=tftp 200000 acadia/u-boot.bin\0"                          \
 207         "update=protect off fffc0000 ffffffff;era fffc0000 ffffffff;"   \
 208                 "cp.b ${fileaddr} fffc0000 ${filesize};"                \
 209                 "setenv filesize;saveenv\0"                             \
 210         "upd=run load;run update\0"                                     \
 211         "kozio=bootm ffc60000\0"                                        \
 212         ""
 213 #define CONFIG_BOOTCOMMAND      "run flash_self"
 214
 215 #if 0
 216 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
 217 #else
 218 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
 219 #endif
 220
 221 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 222 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
 223
 224 #define CONFIG_USB_OHCI
 225 #define CONFIG_USB_STORAGE
 226
 227 #if 0 /* test-only */
 228 #define TEST_ONLY_NAND
 229 #endif
 230
 231 #ifdef TEST_ONLY_NAND
 232 #define CMD_NAND                CFG_CMD_NAND
 233 #else
 234 #define CMD_NAND                0
 235 #endif
 236
 237 /* Partitions */
 238 #define CONFIG_MAC_PARTITION
 239 #define CONFIG_DOS_PARTITION
 240 #define CONFIG_ISO_PARTITION
 241
 242 #define CONFIG_SUPPORT_VFAT
 243
 244 #define CONFIG_COMMANDS       (CONFIG_CMD_DFL   |       \
 245                                CFG_CMD_ASKENV   |       \
 246                                CFG_CMD_DHCP     |       \
 247                                CFG_CMD_DTT      |       \
 248                                CFG_CMD_DIAG     |       \
 249                                CFG_CMD_EEPROM   |       \
 250                                CFG_CMD_ELF      |       \
 251                                CFG_CMD_FAT      |       \
 252                                CFG_CMD_I2C      |       \
 253                                CFG_CMD_IRQ      |       \
 254                                CFG_CMD_MII      |       \
 255                                CMD_NAND         |       \
 256                                CFG_CMD_NET      |       \
 257                                CFG_CMD_NFS      |       \
 258                                CFG_CMD_PCI      |       \
 259                                CFG_CMD_PING     |       \
 260                                CFG_CMD_REGINFO  |       \
 261                                CFG_CMD_USB)
 262
 263 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 264 #include <cmd_confdefs.h>
 265
 266 #undef CONFIG_WATCHDOG                                  /* watchdog disabled            */
 267
 268 /*-----------------------------------------------------------------------
 269  * Miscellaneous configurable options
 270  *----------------------------------------------------------------------*/
 271 #define CFG_LONGHELP                    /* undef to save memory         */
 272 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
 273 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 274 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
 275 #else
 276 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
 277 #endif
 278 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 279 #define CFG_MAXARGS             16      /* max number of command args   */
 280 #define CFG_BARGSIZE            CFG_CBSIZE /* Boot Argument Buffer Size */
 281
 282 #define CFG_MEMTEST_START       0x0400000 /* memtest works on           */
 283 #define CFG_MEMTEST_END         0x0C00000 /* 4 ... 12 MB in DRAM        */
 284
 285 #define CFG_LOAD_ADDR           0x100000  /* default load address       */
 286 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
 287
 288 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 289
 290 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 291 #define CONFIG_LOOPW            1       /* enable loopw command         */
 292 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
 293 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 294 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 295
 296 /*
 297  * For booting Linux, the board info and command line data
 298  * have to be in the first 8 MB of memory, since this is
 299  * the maximum mapped by the Linux kernel during initialization.
 300  */
 301 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 302
 303 #ifdef TEST_ONLY_NAND
 304 /*-----------------------------------------------------------------------
 305  * NAND FLASH
 306  *----------------------------------------------------------------------*/
 307 #define CFG_MAX_NAND_DEVICE     1
 308 #define NAND_MAX_CHIPS          1
 309 #define CFG_NAND_BASE           (CFG_NAND_ADDR + CFG_NAND_CS)
 310 #define CFG_NAND_SELECT_DEVICE  1       /* nand driver supports mutipl. chips   */
 311 #endif
 312
 313 /*-----------------------------------------------------------------------
 314  * Cache Configuration
 315  */
 316 #define CFG_DCACHE_SIZE         16384           /* For AMCC 405EZ CPU           */
 317 #define CFG_CACHELINE_SIZE      32              /* ...                          */
 318 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 319 #define CFG_CACHELINE_SHIFT     5               /* log base 2 of the above value*/
 320 #endif
 321
 322 /*-----------------------------------------------------------------------
 323  * External Bus Controller (EBC) Setup
 324  *----------------------------------------------------------------------*/
 325 #define CFG_NAND_CS             0               /* NAND chip connected to CSx   */
 326
 327 /* Memory Bank 0 (Flash) initialization                                         */
 328 #define CFG_EBC_PB0AP           0x03337200
 329 #define CFG_EBC_PB0CR           0xfe0bc000
 330
 331 /* Just initial configuration for CRAM. Will be changed in memory.c to sync mode*/
 332 /* Memory Bank 1 (CRAM) initialization                                          */
 333 #define CFG_EBC_PB1AP           0x030400c0
 334 #define CFG_EBC_PB1CR           0x000bc000
 335
 336 /* Memory Bank 2 (CRAM) initialization                                          */
 337 #define CFG_EBC_PB2AP           0x030400c0
 338 #define CFG_EBC_PB2CR           0x020bc000
 339
 340 /* Memory Bank 3 (NAND-FLASH) initialization                                    */
 341 #define CFG_EBC_PB3AP           0x018003c0
 342 #define CFG_EBC_PB3CR           (CFG_NAND_ADDR | 0x1c000)
 343
 344 /* Memory Bank 4 (CPLD) initialization                                          */
 345 #define CFG_EBC_PB4AP           0x04006000
 346 #define CFG_EBC_PB4CR           (CFG_CPLD_BASE | 0x18000)
 347
 348 #define CFG_EBC_CFG             0xf8400000
 349
 350 /*-----------------------------------------------------------------------
 351  * GPIO Setup
 352  *----------------------------------------------------------------------*/
 353 #define CFG_GPIO_CRAM_CLK       8
 354 #define CFG_GPIO_CRAM_WAIT      9
 355 #define CFG_GPIO_CRAM_ADV       10
 356 #define CFG_GPIO_CRAM_CRE       (32 + 21)
 357
 358 /*-----------------------------------------------------------------------
 359  * Definitions for GPIO_0 setup (PPC405EZ specific)
 360  *
 361  * GPIO0[0-3]   - External Bus Controller CS_4 - CS_7 Outputs
 362  * GPIO0[4]     - External Bus Controller Hold Input
 363  * GPIO0[5]     - External Bus Controller Priority Input
 364  * GPIO0[6]     - External Bus Controller HLDA Output
 365  * GPIO0[7]     - External Bus Controller Bus Request Output
 366  * GPIO0[8]     - CRAM Clk Output
 367  * GPIO0[9]     - External Bus Controller Ready Input
 368  * GPIO0[10]    - CRAM Adv Output
 369  * GPIO0[11-24] - NAND Flash Control Data -> Bypasses GPIO when enabled
 370  * GPIO0[25]    - External DMA Request Input
 371  * GPIO0[26]    - External DMA EOT I/O
 372  * GPIO0[25]    - External DMA Ack_n Output
 373  * GPIO0[17-23] - External Interrupts IRQ0 - IRQ6 inputs
 374  * GPIO0[28-30] - Trace Outputs / PWM Inputs
 375  * GPIO0[31]    - PWM_8 I/O
 376  */
 377 #define CFG_GPIO0_TCR           0xC0000000
 378 #define CFG_GPIO0_OSRL          0x50000000
 379 #define CFG_GPIO0_OSRH          0x00000055
 380 #define CFG_GPIO0_ISR1L         0x00000000
 381 #define CFG_GPIO0_ISR1H         0x00000055
 382 #define CFG_GPIO0_TSRL          0x00000000
 383 #define CFG_GPIO0_TSRH          0x00000055
 384
 385 /*-----------------------------------------------------------------------
 386  * Definitions for GPIO_1 setup (PPC405EZ specific)
 387  *
 388  * GPIO1[0-6]   - PWM_9 to PWM_15 I/O
 389  * GPIO1[7]     - PWM_DIV_CLK (Out) / IRQ4 Input
 390  * GPIO1[8]     - TS5 Output / DAC_IP_TRIG Input
 391  * GPIO1[9]     - TS6 Output / ADC_IP_TRIG Input
 392  * GPIO1[10-12] - UART0 Control Inputs
 393  * GPIO1[13]    - UART0_DTR_N Output/IEEE_1588_TS Output/TMRCLK Input
 394  * GPIO1[14]    - UART0_RTS_N Output/SPI_SS_2_N Output
 395  * GPIO1[15]    - SPI_SS_3_N Output/UART0_RI_N Input
 396  * GPIO1[16]    - SPI_SS_1_N Output
 397  * GPIO1[17-20] - Trace Output/External Interrupts IRQ0 - IRQ3 inputs
 398  */
 399 #define CFG_GPIO1_OSRH          0x55455555
 400 #define CFG_GPIO1_OSRL          0x40000110
 401 #define CFG_GPIO1_ISR1H         0x00000000
 402 #define CFG_GPIO1_ISR1L         0x15555445
 403 #define CFG_GPIO1_TSRH          0x00000000
 404 #define CFG_GPIO1_TSRL          0x00000000
 405 #define CFG_GPIO1_TCR           0xFFFF8014
 406
 407 /*
 408  * Internal Definitions
 409  *
 410  * Boot Flags
 411  */
 412 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 413 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 414
 415 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 416   #define CONFIG_KGDB_BAUDRATE  230400  /* speed to run kgdb serial port */
 417   #define CONFIG_KGDB_SER_INDEX 2       /* which serial port to use */
 418 #endif
 419
 420 #endif  /* __CONFIG_H */