Merge with /home/sr/git/u-boot
[platform/kernel/u-boot.git] / include / configs / ZPC1900.h
1 /*
2  * Copyright (C) 2003-2004 Arabella Software Ltd.
3  * Yuli Barcohen <yuli@arabellasw.com>
4  *
5  * U-Boot configuration for Zephyr Engineering ZPC.1900 board.
6  * This port was developed and tested on Revision C board.
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 #ifndef __CONFIG_H
28 #define __CONFIG_H
29
30 #define CONFIG_MPC8260          1       /* This is an MPC8260 CPU      */
31 #define CONFIG_ZPC1900          1       /* ...on Zephyr ZPC.1900 board */
32 #define CPU_ID_STR              "MPC8265"
33 #define CONFIG_CPM2             1       /* Has a CPM2 */
34
35 #undef DEBUG
36
37 #undef CONFIG_BOARD_EARLY_INIT_F        /* Don't call board_early_init_f */
38
39 /* Allow serial number (serial) and MAC address (ethaddr) to be overwritten */
40 #define CONFIG_ENV_OVERWRITE
41
42 /*
43  * Select serial console configuration
44  *
45  * If either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
46  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
47  * for SCC).
48  */
49 #define CONFIG_CONS_ON_SMC              /* Console is on SMC         */
50 #undef  CONFIG_CONS_ON_SCC              /* It's not on SCC           */
51 #undef  CONFIG_CONS_NONE                /* It's not on external UART */
52 #define CONFIG_CONS_INDEX       1       /* SMC1 is used for console  */
53
54 /*
55  * Select ethernet configuration
56  *
57  * If either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected,
58  * then CONFIG_ETHER_INDEX must be set to the channel number (1-4 for
59  * SCC, 1-3 for FCC)
60  *
61  * If CONFIG_ETHER_NONE is defined, then either the ethernet routines
62  * must be defined elsewhere (as for the console), or CFG_CMD_NET must
63  * be removed from CONFIG_COMMANDS to remove support for networking.
64  */
65 #undef  CONFIG_ETHER_ON_SCC             /* Ethernet is not on SCC */
66 #define CONFIG_ETHER_ON_FCC             /* Ethernet is on FCC     */
67 #undef  CONFIG_ETHER_NONE               /* No external Ethernet   */
68
69 #ifdef CONFIG_ETHER_ON_FCC
70
71 #define CONFIG_ETHER_INDEX      2       /* FCC2 is used for Ethernet */
72
73 #if (CONFIG_ETHER_INDEX == 2)
74 /*
75  * - Rx clock is CLK13
76  * - Tx clock is CLK14
77  * - Select bus for bd/buffers (see 28-13)
78  * - Full duplex
79  */
80 # define CFG_CMXFCR_MASK        (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
81 # define CFG_CMXFCR_VALUE       (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
82 # define CFG_CPMFCR_RAMTYPE     0
83 # define CFG_FCC_PSMR           (FCC_PSMR_FDE | FCC_PSMR_LPB)
84
85 #endif /* CONFIG_ETHER_INDEX */
86
87 #define CONFIG_MII                      /* MII PHY management        */
88 #define CONFIG_BITBANGMII               /* Bit-banged MDIO interface */
89 /*
90  * GPIO pins used for bit-banged MII communications
91  */
92 #define MDIO_PORT               2       /* Port C */
93 #define MDIO_ACTIVE             (iop->pdir |=  0x00400000)
94 #define MDIO_TRISTATE           (iop->pdir &= ~0x00400000)
95 #define MDIO_READ               ((iop->pdat &  0x00400000) != 0)
96
97 #define MDIO(bit)               if(bit) iop->pdat |=  0x00400000; \
98                                 else    iop->pdat &= ~0x00400000
99
100 #define MDC(bit)                if(bit) iop->pdat |=  0x00200000; \
101                                 else    iop->pdat &= ~0x00200000
102
103 #define MIIDELAY                udelay(1)
104
105 #endif /* CONFIG_ETHER_ON_FCC */
106
107 #ifndef CONFIG_8260_CLKIN
108 #define CONFIG_8260_CLKIN       66666666        /* in Hz */
109 #endif
110
111 #define CONFIG_BAUDRATE         38400
112
113 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL   \
114                                 | CFG_CMD_ASKENV  \
115                                 | CFG_CMD_DHCP    \
116                                 | CFG_CMD_ECHO    \
117                                 | CFG_CMD_IMMAP   \
118                                 | CFG_CMD_MII     \
119                                 | CFG_CMD_PING    \
120                                 )
121
122 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
123 #include <cmd_confdefs.h>
124
125 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
126 #define CONFIG_BOOTCOMMAND      "dhcp;bootm"    /* autoboot command */
127 #define CONFIG_BOOTARGS         "root=/dev/nfs rw ip=:::::eth0:dhcp"
128
129 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
130 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
131 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
132 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
133 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
134 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
135 #endif
136
137 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
138 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
139
140 /*
141  * Miscellaneous configurable options
142  */
143 #define CFG_HUSH_PARSER
144 #define CFG_PROMPT_HUSH_PS2     "> "
145 #define CFG_LONGHELP                    /* undef to save memory     */
146 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
147 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
148 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
149 #else
150 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
151 #endif
152 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size  */
153 #define CFG_MAXARGS             16              /* max number of command args */
154 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size  */
155
156 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
157 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
158
159 #define CFG_LOAD_ADDR           0x100000        /* default load address */
160
161 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
162
163 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
164
165 #define CFG_FLASH_BASE          0xFFE00000
166 #define CFG_FLASH_CFI
167 #define CFG_FLASH_CFI_DRIVER
168 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks       */
169 #define CFG_MAX_FLASH_SECT      32      /* max num of sects on one chip */
170
171 #define CFG_DEFAULT_IMMR        0x0F010000
172
173 #define CFG_IMMR                0xF0000000
174 #define CFG_SDRAM_BASE          0x00000000
175 #define CFG_SDRAM_SIZE          64
176 #define CFG_FLSIMM_BASE         0xFC000000
177 #define CFG_LSDRAM_BASE         0xFE000000
178 #define CFG_BCSR                0xFEA00000
179 #define CFG_EEPROM              0xFEB00000
180
181 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH_BASE }
182
183 #define BCSR_PCI_MODE           0x01
184
185 #define CFG_INIT_RAM_ADDR       CFG_IMMR
186 #define CFG_INIT_RAM_END        0x4000  /* End of used area in DPRAM    */
187 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
188 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
189 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
190
191 /* Hard reset configuration word */
192 #define CFG_HRCW_MASTER         (HRCW_EBM | HRCW_BPS01| HRCW_CIP          |\
193                                  HRCW_L2CPC10 | HRCW_DPPC00 | HRCW_ISB010 |\
194                                  HRCW_BMS | HRCW_LBPC01 | HRCW_APPC10     |\
195                                  HRCW_MODCK_H0101                          \
196                                 ) /* 0x16828605 */
197 /* No slaves */
198 #define CFG_HRCW_SLAVE1         0
199 #define CFG_HRCW_SLAVE2         0
200 #define CFG_HRCW_SLAVE3         0
201 #define CFG_HRCW_SLAVE4         0
202 #define CFG_HRCW_SLAVE5         0
203 #define CFG_HRCW_SLAVE6         0
204 #define CFG_HRCW_SLAVE7         0
205
206 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
207 #define BOOTFLAG_WARM           0x02    /* Software reboot                  */
208
209 #define CFG_MONITOR_BASE        TEXT_BASE
210 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
211 #define CFG_RAMBOOT
212 #endif
213
214 #define CFG_MONITOR_LEN         (192 << 10)     /* Reserve 192 kB for Monitor   */
215 #define CFG_MALLOC_LEN          (4096 << 10)    /* Reserve 4 MB for malloc()    */
216 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
217
218 #if !defined(CFG_ENV_IS_IN_FLASH) && !defined(CFG_ENV_IS_IN_NVRAM)
219 #define CFG_ENV_IS_IN_NVRAM     1
220 #endif
221
222 #ifdef CFG_ENV_IS_IN_FLASH
223 #  define CFG_ENV_SECT_SIZE     0x10000
224 #  define CFG_ENV_ADDR          (CFG_MONITOR_BASE + CFG_MONITOR_LEN)
225 #else
226 #  define CFG_ENV_ADDR          (CFG_EEPROM + 0x400)
227 #  define CFG_ENV_SIZE          0x1000
228 #  define CFG_NVRAM_ACCESS_ROUTINE
229 #endif
230
231 #define CFG_CACHELINE_SIZE      32      /* For MPC8260 CPU */
232 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
233 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
234 #endif
235
236 #define CFG_HID0_INIT           0
237 #define CFG_HID0_FINAL          (HID0_ICE | HID0_IFEM | HID0_ABE )
238
239 #define CFG_HID2                0
240
241 #define CFG_SIUMCR              0x42200000
242 #define CFG_SYPCR               0xFFFFFFC3
243 #define CFG_BCR                 0x90400000
244 #define CFG_SCCR                SCCR_DFBRG01
245
246 #define CFG_RMR                 RMR_CSRE
247 #define CFG_TMCNTSC             (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
248 #define CFG_PISCR               (PISCR_PS|PISCR_PTF|PISCR_PTE)
249 #define CFG_RCCR                0
250
251 #define CFG_PSDMR               0x014EB45A
252 #define CFG_PSRT                0x0C
253 #define CFG_LSDMR               0x008AB552
254 #define CFG_LSRT                0x0E
255 #define CFG_MPTPR               0x4000
256
257 #define CFG_BR0_PRELIM          CFG_FLASH_BASE | 0x00000801
258 #define CFG_OR0_PRELIM          0xFFE00856
259 #define CFG_BR5_PRELIM          CFG_EEPROM | 0x00000801
260 #define CFG_OR5_PRELIM          0xFFFF03F6
261 #define CFG_BR6_PRELIM          CFG_FLSIMM_BASE | 0x00000801
262 #define CFG_OR6_PRELIM          0xFE000856
263 #define CFG_BR7_PRELIM          CFG_BCSR | 0x00000801
264 #define CFG_OR7_PRELIM          0xFFFF83F6
265
266 #define CFG_RESET_ADDRESS       0xC0000000
267
268 #endif /* __CONFIG_H */