Merge branch 'u-boot-imx/master' into 'u-boot-arm/master'
[platform/kernel/u-boot.git] / include / configs / W7OLMC.h
1 /*
2  * (C) Copyright 2001
3  * Erik Theisen, Wave 7 Optics, etheisen@mindspring.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405GP            1               /* This is a PPC405GP CPU       */
37 #define CONFIG_4xx              1               /* ...member of PPC405 family   */
38 #define CONFIG_W7O              1               /* ...on a Wave 7 Optics board  */
39 #define CONFIG_W7OLMC           1               /* ...specifically an LMC       */
40
41 #define CONFIG_SYS_TEXT_BASE    0xFFFC0000
42
43 #define CONFIG_BOARD_EARLY_INIT_F 1             /* Call board_early_init_f      */
44 #define CONFIG_MISC_INIT_F      1               /* and misc_init_f()            */
45 #define CONFIG_MISC_INIT_R      1               /* and misc_init_r()            */
46
47 #define CONFIG_SYS_CLK_FREQ     33333333        /* external frequency to pll    */
48
49 #define CONFIG_BAUDRATE         9600
50 #define CONFIG_BOOTDELAY        3               /* autoboot after 3 seconds     */
51
52 #if 1
53 #define CONFIG_BOOTCOMMAND      "bootvx"        /* VxWorks boot command         */
54 #else
55 #define CONFIG_BOOTCOMMAND      "bootp"         /* autoboot command             */
56 #endif
57
58 #undef CONFIG_BOOTARGS
59
60 #define CONFIG_LOADADDR         F0080000
61
62 #define CONFIG_ETHADDR          00:06:0D:00:00:00 /* Default, overridden at boot        */
63 #define CONFIG_OVERWRITE_ETHADDR_ONCE
64 #define CONFIG_IPADDR           192.168.1.1
65 #define CONFIG_NETMASK          255.255.255.0
66 #define CONFIG_SERVERIP         192.168.1.2
67
68 #define CONFIG_LOADS_ECHO       1               /* echo on for serial download  */
69 #undef CONFIG_SYS_LOADS_BAUD_CHANGE                     /* disallow baudrate change     */
70
71 #define CONFIG_PPC4xx_EMAC
72 #define CONFIG_MII              1               /* MII PHY management           */
73 #define CONFIG_PHY_ADDR         0               /* PHY address                  */
74
75 #define CONFIG_RTC_M48T35A      1               /* ST Electronics M48 timekeeper */
76
77 /*
78  * BOOTP options
79  */
80 #define CONFIG_BOOTP_BOOTFILESIZE
81 #define CONFIG_BOOTP_BOOTPATH
82 #define CONFIG_BOOTP_GATEWAY
83 #define CONFIG_BOOTP_HOSTNAME
84
85
86 /*
87  * Command line configuration.
88  */
89 #include <config_cmd_default.h>
90
91 #define CONFIG_CMD_PCI
92 #define CONFIG_CMD_IRQ
93 #define CONFIG_CMD_ASKENV
94 #define CONFIG_CMD_DHCP
95 #define CONFIG_CMD_BEDBUG
96 #define CONFIG_CMD_DATE
97 #define CONFIG_CMD_I2C
98 #define CONFIG_CMD_EEPROM
99 #define CONFIG_CMD_ELF
100 #define CONFIG_CMD_BSP
101 #define CONFIG_CMD_REGINFO
102
103 #undef CONFIG_WATCHDOG                          /* watchdog disabled            */
104 #define CONFIG_HW_WATCHDOG                      /* HW Watchdog, board specific  */
105
106 #define CONFIG_SPD_EEPROM                       /* SPD EEPROM for SDRAM param.  */
107 #define CONFIG_SPDDRAM_SILENT                   /* No output if spd fails       */
108 /*
109  * Miscellaneous configurable options
110  */
111 #define CONFIG_SYS_LONGHELP                             /* undef to save memory         */
112 #define CONFIG_SYS_PROMPT               "Wave7Optics> " /* Monitor Command Prompt       */
113 #undef  CONFIG_SYS_HUSH_PARSER                          /* No hush parse for U-Boot       */
114 #ifdef  CONFIG_SYS_HUSH_PARSER
115 #endif
116 #if defined(CONFIG_CMD_KGDB)
117 #define CONFIG_SYS_CBSIZE               1024            /* Console I/O Buffer Size      */
118 #else
119 #define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
120 #endif
121 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
122 #define CONFIG_SYS_MAXARGS              16              /* max number of command args   */
123 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
124
125 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on             */
126 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM          */
127
128 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
129 #define CONFIG_SYS_NS16550
130 #define CONFIG_SYS_NS16550_SERIAL
131 #define CONFIG_SYS_NS16550_REG_SIZE     1
132 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
133
134 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK                     /* external serial clock */
135 #define CONFIG_SYS_405_UART_ERRATA_59                   /* 405GP/CR Rev. D silicon */
136 #define CONFIG_SYS_BASE_BAUD            384000
137
138
139 /* The following table includes the supported baudrates */
140 #define CONFIG_SYS_BAUDRATE_TABLE       {9600}
141
142 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address         */
143 #define CONFIG_SYS_EXTBDINFO            1               /* use extended board_info (bd_t) */
144
145 #define CONFIG_SYS_HZ                   1000            /* decrementer freq: 1 ms ticks */
146
147 /*-----------------------------------------------------------------------
148  * PCI stuff
149  *-----------------------------------------------------------------------
150  */
151 #define PCI_HOST_ADAPTER        0               /* configure as pci adapter     */
152 #define PCI_HOST_FORCE          1               /* configure as pci host        */
153 #define PCI_HOST_AUTO           2               /* detected via arbiter enable  */
154
155
156 #define CONFIG_PCI                              /* include pci support          */
157 #define CONFIG_PCI_HOST         PCI_HOST_AUTO   /* select pci host function     */
158 #define CONFIG_PCI_PNP                          /* pci plug-and-play            */
159 /* resource configuration       */
160 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014           /* PCI Vendor ID: IBM           */
161 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0156           /* PCI Device ID: 405GP         */
162 #define CONFIG_SYS_PCI_PTM1LA           0x00000000      /* point to sdram               */
163 #define CONFIG_SYS_PCI_PTM1MS           0x80000001      /* 2GB, enable hard-wired to 1  */
164 #define CONFIG_SYS_PCI_PTM1PCI          0x00000000      /* Host: use this pci address   */
165 #define CONFIG_SYS_PCI_PTM2LA           0x00000000      /* disabled                     */
166 #define CONFIG_SYS_PCI_PTM2MS           0x00000000      /* disabled                     */
167 #define CONFIG_SYS_PCI_PTM2PCI          0x00000000      /* Host: use this pci address   */
168
169 /*-----------------------------------------------------------------------
170  * Set up values for external bus controller
171  * used by cpu_init.c
172  *-----------------------------------------------------------------------
173  */
174  /* Don't use PerWE instead of PCI_INT ( these functions share a pin ) */
175 #undef CONFIG_USE_PERWE
176
177 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
178 #define CONFIG_SYS_TEMP_STACK_OCM        1
179
180 /* bank 0 is boot flash */
181 /* BME=0,TWT=6,CSN=1,OEN=1,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
182 #define CONFIG_SYS_W7O_EBC_PB0AP   0x03050440
183 /* BAS=0xFFE,BS=0x1(2MB),BU=0x3(R/W),BW=0x0(8 bits) */
184 #define CONFIG_SYS_W7O_EBC_PB0CR   0xFFE38000
185
186 /* bank 1 is main flash */
187 /* BME=0,TWT=11,CSN=1,OEN=1,WBN=0,WBF=0,TH=1,RE=0,SOR=0,BEM=1,PEN=0 */
188 #define CONFIG_SYS_EBC_PB1AP   0x05850240
189 /* BAS=0xF00,BS=0x7(128MB),BU=0x3(R/W),BW=0x10(32 bits) */
190 #define CONFIG_SYS_EBC_PB1CR   0xF00FC000
191
192 /* bank 2 is RTC/NVRAM */
193 /* BME=0,TWT=6,CSN=0,OEN=0,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
194 #define CONFIG_SYS_EBC_PB2AP   0x03000440
195 /* BAS=0xFC0,BS=0x0(1MB),BU=0x3(R/W),BW=0x0(8 bits) */
196 #define CONFIG_SYS_EBC_PB2CR   0xFC018000
197
198 /* bank 3 is FPGA 0 */
199 /* BME=0,TWT=4,CSN=0,OEN=0,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=0,PEN=0 */
200 #define CONFIG_SYS_EBC_PB3AP   0x02000400
201 /* BAS=0xFD0,BS=0x0(1MB),BU=0x3(R/W),BW=0x1(16 bits) */
202 #define CONFIG_SYS_EBC_PB3CR   0xFD01A000
203
204 /* bank 4 is FPGA 1 */
205 /* BME=,TWT=,CSN=,OEN=,WBN=,WBF=,TH=,RE=,SOR=,BEM=,PEN= */
206 #define CONFIG_SYS_EBC_PB4AP   0x02000400
207 /* BAS=,BS=,BU=0x3(R/W),BW=0x0(8 bits) */
208 #define CONFIG_SYS_EBC_PB4CR   0xFD11A000
209
210 /* bank 5 is FPGA 2 */
211 /* BME=,TWT=,CSN=,OEN=,WBN=,WBF=,TH=,RE=,SOR=,BEM=,PEN= */
212 #define CONFIG_SYS_EBC_PB5AP   0x02000400
213 /* BAS=,BS=,BU=0x3(R/W),BW=0x1(16 bits) */
214 #define CONFIG_SYS_EBC_PB5CR   0xFD21A000
215
216 /* bank 6 is unused */
217 /* PB6AP = 0 */
218 #define CONFIG_SYS_EBC_PB6AP   0x00000000
219 /* PB6CR = 0 */
220 #define CONFIG_SYS_EBC_PB6CR   0x00000000
221
222 /* bank 7 is LED register */
223 /* BME=0,TWT=6,CSN=1,OEN=1,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
224 #define CONFIG_SYS_W7O_EBC_PB7AP   0x03050440
225 /* BAS=0xFE0,BS=0x0(1MB),BU=0x3(R/W),BW=0x2(32 bits) */
226 #define CONFIG_SYS_W7O_EBC_PB7CR   0xFE01C000
227
228 /*-----------------------------------------------------------------------
229  * Start addresses for the final memory configuration
230  * (Set up by the startup code)
231  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
232  */
233 #define CONFIG_SYS_SDRAM_BASE           0x00000000
234 #define CONFIG_SYS_FLASH_BASE           0xFFFC0000
235 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
236 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Monitor   */
237 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
238
239 /*
240  * For booting Linux, the board info and command line data
241  * have to be in the first 8 MB of memory, since this is
242  * the maximum mapped by the Linux kernel during initialization.
243  */
244 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
245 /*-----------------------------------------------------------------------
246  * FLASH organization
247  */
248 #define CONFIG_SYS_MAX_FLASH_BANKS      2               /* max number of memory banks   */
249 #define CONFIG_SYS_MAX_FLASH_SECT       256             /* max number of sec on 1 chip  */
250
251 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000          /* Timeout, Flash Erase, in ms  */
252 #define CONFIG_SYS_FLASH_WRITE_TOUT     500             /* Timeout, Flash Write, in ms  */
253 #define CONFIG_SYS_FLASH_PROTECTION     1               /* Use real Flash protection    */
254
255 #if 1 /* Use NVRAM for environment variables */
256 /*-----------------------------------------------------------------------
257  * NVRAM organization
258  */
259 #define CONFIG_ENV_IS_IN_NVRAM  1               /* use NVRAM for env vars       */
260 #define CONFIG_SYS_NVRAM_BASE_ADDR      0xfc000000      /* NVRAM base address           */
261 #define CONFIG_SYS_NVRAM_SIZE           (32*1024)       /* NVRAM size                   */
262 #define CONFIG_ENV_SIZE         0x1000          /* Size of Environment vars     */
263 /*define CONFIG_ENV_ADDR                 \
264         (CONFIG_SYS_NVRAM_BASE_ADDR+CONFIG_SYS_NVRAM_SIZE-CONFIG_ENV_SIZE) Env  */
265 #define CONFIG_ENV_ADDR         CONFIG_SYS_NVRAM_BASE_ADDR
266
267 #else /* Use Boot Flash for environment variables */
268 /*-----------------------------------------------------------------------
269  * Flash EEPROM for environment
270  */
271 #define CONFIG_ENV_IS_IN_FLASH 1
272 #define CONFIG_ENV_OFFSET               0x00040000      /* Offset of Environment Sector */
273 #define CONFIG_ENV_SIZE         0x10000         /* Total Size of env. sector    */
274
275 #define CONFIG_ENV_SECT_SIZE    0x10000         /* see README - env sec tot sze */
276 #endif
277
278 /*-----------------------------------------------------------------------
279  * I2C EEPROM (CAT24WC08) for environment
280  */
281 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
282 #define CONFIG_PPC4XX_I2C               /* use PPC4xx driver            */
283 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address */
284 #define CONFIG_SYS_I2C_SLAVE            0x7F
285
286 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
287 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  1       /* Bytes of address             */
288 /* mask of address bits that overflow into the "EEPROM chip address"    */
289 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
290 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
291                                         /* 16 byte page write mode using*/
292                                         /* last 4 bits of the address   */
293 #define CONFIG_SYS_I2C_MULTI_EEPROMS
294 /*-----------------------------------------------------------------------
295  * Definitions for Serial Presence Detect EEPROM address
296  * (to get SDRAM settings)
297  */
298 #define SPD_EEPROM_ADDRESS      0x50    /* XXX conflicting address!!! XXX */
299
300 /*
301  * Init Memory Controller:
302  */
303 #define FLASH_BASE0_PRELIM      0xFFE00000      /* FLASH bank #0                */
304 #define FLASH_BASE1_PRELIM      0xF0000000      /* FLASH bank #1                */
305
306 /* On Chip Memory location */
307 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
308 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
309
310 /*-----------------------------------------------------------------------
311  * Definitions for initial stack pointer and data area (in RAM)
312  */
313 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR /* inside of SDRAM             */
314 #define CONFIG_SYS_INIT_RAM_SIZE        CONFIG_SYS_OCM_DATA_SIZE /* Size of used area in RAM    */
315 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
316 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
317
318 #if defined(CONFIG_CMD_KGDB)
319 #define CONFIG_KGDB_BAUDRATE    230400          /* speed to run kgdb serial port */
320 #define CONFIG_KGDB_SER_INDEX   2               /* which serial port to use     */
321 #endif
322
323 /*
324  * FPGA(s) configuration
325  */
326 #define CONFIG_SYS_FPGA_IMAGE_LEN       0x80000         /* 512KB FPGA image             */
327 #define CONFIG_NUM_FPGAS        3               /* Number of FPGAs on board     */
328 #define CONFIG_MAX_FPGAS        6               /* Maximum number of FPGAs      */
329 #define CONFIG_FPGAS_BASE       0xFD000000L     /* Base address of FPGAs        */
330 #define CONFIG_FPGAS_BANK_SIZE  0x00100000L     /* FPGAs' mmap bank size        */
331
332 #endif  /* __CONFIG_H */