include/configs/TQM85xx.h

   1 /*
   2  * (C) Copyright 2007
   3  * Thomas Waehner, TQ-System GmbH, thomas.waehner@tqs.de.
   4  *
   5  * (C) Copyright 2005
   6  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   7  *
   8  * Wolfgang Denk <wd@denx.de>
   9  * Copyright 2004 Freescale Semiconductor.
  10  * (C) Copyright 2002,2003 Motorola,Inc.
  11  * Xianghua Xiao <X.Xiao@motorola.com>
  12  *
  13  * See file CREDITS for list of people who contributed to this
  14  * project.
  15  *
  16  * This program is free software; you can redistribute it and/or
  17  * modify it under the terms of the GNU General Public License as
  18  * published by the Free Software Foundation; either version 2 of
  19  * the License, or (at your option) any later version.
  20  *
  21  * This program is distributed in the hope that it will be useful,
  22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  24  * GNU General Public License for more details.
  25  *
  26  * You should have received a copy of the GNU General Public License
  27  * along with this program; if not, write to the Free Software
  28  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  29  * MA 02111-1307 USA
  30  */
  31
  32 /*
  33  * TQM85xx (8560/40/55/41/48) board configuration file
  34  */
  35
  36 #ifndef __CONFIG_H
  37 #define __CONFIG_H
  38
  39 /* High Level Configuration Options */
  40 #define CONFIG_BOOKE            1       /* BOOKE                        */
  41 #define CONFIG_E500             1       /* BOOKE e500 family            */
  42 #define CONFIG_MPC85xx          1       /* MPC8540/60/55/41             */
  43
  44 #define CONFIG_PCI
  45 #define CONFIG_FSL_PCI_INIT     1       /* Use common FSL init code     */
  46 #define CONFIG_PCIX_CHECK               /* PCIX olny works at 66 MHz    */
  47 #ifdef CONFIG_TQM8548
  48 #define CONFIG_PCI1
  49 #define CONFIG_PCIE1
  50 #define CONFIG_FSL_PCIE_RESET   1       /* need PCIe reset errata       */
  51 #endif
  52
  53 #define CONFIG_TSEC_ENET                /* tsec ethernet support        */
  54
  55 #define CONFIG_MISC_INIT_R      1       /* Call misc_init_r             */
  56
  57 /*
  58  * NAND flash support (disabled by default)
  59  *
  60  * Warning: NAND support will likely increase the U-Boot image size
  61  * to more than 256 KB. Please adjust TEXT_BASE if necessary.
  62  */
  63 #undef CONFIG_NAND
  64
  65 /*
  66  * MPC8540 and MPC8548 don't have CPM module
  67  */
  68 #if !defined(CONFIG_MPC8540) && !defined(CONFIG_MPC8548)
  69 #define CONFIG_CPM2             1       /* has CPM2                     */
  70 #endif
  71
  72 #define CONFIG_FSL_LAW          1       /* Use common FSL init code     */
  73
  74 #undef  CONFIG_CAN_DRIVER               /* CAN Driver support           */
  75
  76 /*
  77  * sysclk for MPC85xx
  78  *
  79  * Two valid values are:
  80  *    33333333
  81  *    66666666
  82  *
  83  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
  84  * is likely the desired value here, so that is now the default.
  85  * The board, however, can run at 66MHz.  In any event, this value
  86  * must match the settings of some switches.  Details can be found
  87  * in the README.mpc85xxads.
  88  */
  89
  90 #ifndef CONFIG_SYS_CLK_FREQ
  91 #define CONFIG_SYS_CLK_FREQ     33333333
  92 #endif
  93
  94 /*
  95  * These can be toggled for performance analysis, otherwise use default.
  96  */
  97 #define CONFIG_L2_CACHE                 /* toggle L2 cache              */
  98 #define CONFIG_BTB                      /* toggle branch predition      */
  99 #define CONFIG_ADDR_STREAMING           /* toggle addr streaming        */
 100
 101 #define CFG_INIT_DBCR DBCR_IDM          /* Enable Debug Exceptions      */
 102
 103 #undef  CFG_DRAM_TEST                   /* memory test, takes time      */
 104 #define CFG_MEMTEST_START       0x00000000
 105 #define CFG_MEMTEST_END         0x10000000
 106
 107 /*
 108  * Base addresses -- Note these are effective addresses where the
 109  * actual resources get mapped (not physical addresses)
 110  */
 111 #define CFG_CCSRBAR_DEFAULT     0xFF700000      /* CCSRBAR Default      */
 112 #define CFG_CCSRBAR             0xE0000000      /* relocated CCSRBAR    */
 113 #define CFG_CCSRBAR_PHYS        CFG_CCSRBAR     /* physical addr of CCSRBAR */
 114 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR   */
 115
 116 #define CFG_PCI1_ADDR           (CFG_CCSRBAR + 0x8000)
 117 #define CFG_PCI2_ADDR           (CFG_CCSRBAR + 0x9000)
 118 #define CFG_PCIE1_ADDR          (CFG_CCSRBAR + 0xa000)
 119
 120 /*
 121  * DDR Setup
 122  */
 123 #define CFG_DDR_SDRAM_BASE      0x00000000      /* DDR is system memory */
 124 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
 125
 126 #if defined(CONFIG_TQM8540) || defined(CONFIG_TQM8560)
 127 /* TQM8540 & 8560 need DLL-override */
 128 #define CONFIG_DDR_DLL                          /* DLL fix needed       */
 129 #define CONFIG_DDR_DEFAULT_CL   25              /* CAS latency 2,5      */
 130 #endif /* CONFIG_TQM8540 || CONFIG_TQM8560 */
 131
 132 #if defined(CONFIG_TQM8541) || defined(CONFIG_TQM8555) || \
 133     defined(CONFIG_TQM8548)
 134 #define CONFIG_DDR_DEFAULT_CL   30              /* CAS latency 3        */
 135 #endif /* CONFIG_TQM8541 || CONFIG_TQM8555 || CONFIG_TQM8548 */
 136
 137 /*
 138  * Old TQM85xx boards have 'M' type Spansion Flashes from the S29GLxxxM
 139  * series while new boards have 'N' type Flashes from the S29GLxxxN
 140  * series, which have bigger sectors: 2 x 128 instead of 2 x 64 KB.
 141  */
 142 #ifdef CONFIG_TQM8548
 143 #define CONFIG_TQM_FLASH_N_TYPE
 144 #endif /* CONFIG_TQM8548 */
 145
 146 /*
 147  * Flash on the Local Bus
 148  */
 149 #define CFG_FLASH0              0xFC000000
 150 #define CFG_FLASH1              0xF8000000
 151 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH1, CFG_FLASH0 }
 152
 153 #define CFG_LBC_FLASH_BASE      CFG_FLASH1      /* Localbus flash start */
 154 #define CFG_FLASH_BASE          CFG_LBC_FLASH_BASE  /* start of FLASH   */
 155
 156 /* Default ORx timings are for <= 41.7 MHz Local Bus Clock.
 157  *
 158  * Note: According to timing specifications external addr latch delay
 159  * (EAD, bit #0) must be set if Local Bus Clock is > 83 MHz.
 160  *
 161  * For other Local Bus Clocks see following table:
 162  *
 163  * Clock/MHz   CFG_ORx_PRELIM
 164  * 166         0x.....CA5
 165  * 133         0x.....C85
 166  * 100         0x.....C65
 167  *  83         0x.....FA2
 168  *  66         0x.....C82
 169  *  50         0x.....C60
 170  *  42         0x.....040
 171  *  33         0x.....030
 172  *  25         0x.....020
 173  *
 174  */
 175 #define CFG_BR0_PRELIM          0xfc001801      /* port size 32bit      */
 176 #define CFG_OR0_PRELIM          0xfc000040      /* 64MB Flash           */
 177 #define CFG_BR1_PRELIM          0xf8001801      /* port size 32bit      */
 178 #define CFG_OR1_PRELIM          0xfc000040      /* 64MB Flash           */
 179
 180 #define CFG_FLASH_CFI                   /* flash is CFI compat.         */
 181 #define CFG_FLASH_CFI_DRIVER            /* Use common CFI driver        */
 182 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector   */
 183 #define CFG_FLASH_QUIET_TEST    1       /* don't warn upon unknown flash*/
 184 #define CFG_FLASH_USE_BUFFER_WRITE      1 /* speed up output to Flash   */
 185
 186 #define CFG_MAX_FLASH_BANKS     2       /* number of banks              */
 187 #define CFG_MAX_FLASH_SECT      512     /* sectors per device           */
 188 #undef  CFG_FLASH_CHECKSUM
 189 #define CFG_FLASH_ERASE_TOUT    60000   /* Flash Erase Timeout (ms)     */
 190 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (ms)     */
 191
 192 #define CFG_MONITOR_BASE        TEXT_BASE       /* start of monitor     */
 193
 194 /*
 195  * Note: when changing the Local Bus clock divider you have to
 196  * change the timing values in CFG_ORx_PRELIM.
 197  *
 198  * LCRR[00:03] CLKDIV: System (CCB) clock divider. Valid values are 2, 4, 8.
 199  * LCRR[16:17] EADC  : External address delay cycles. It should be set to 2
 200  *                     for Local Bus Clock > 83.3 MHz.
 201  */
 202 #define CFG_LBC_LCRR            0x00030008      /* LB clock ratio reg   */
 203 #define CFG_LBC_LBCR            0x00000000      /* LB config reg        */
 204 #define CFG_LBC_LSRT            0x20000000      /* LB sdram refresh timer */
 205 #define CFG_LBC_MRTPR           0x20000000      /* LB refresh timer presc.*/
 206
 207 #define CONFIG_L1_INIT_RAM
 208 #define CFG_INIT_RAM_LOCK       1
 209 #define CFG_INIT_RAM_ADDR       0xe4010000      /* Initial RAM address  */
 210 #define CFG_INIT_RAM_END        0x4000          /* End used area in RAM */
 211
 212 #define CFG_GBL_DATA_SIZE       128     /* num bytes initial data       */
 213 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 214 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 215
 216 #define CFG_MONITOR_LEN         (~TEXT_BASE + 1)/* Reserved for Monitor */
 217 #define CFG_MALLOC_LEN          (384 * 1024)    /* Reserved for malloc  */
 218
 219 /* Serial Port */
 220 #if defined(CONFIG_TQM8560)
 221
 222 #define CONFIG_CONS_ON_SCC      /* define if console on SCC             */
 223 #undef  CONFIG_CONS_NONE        /* define if console on something else  */
 224 #define CONFIG_CONS_INDEX       1 /* which serial channel for console   */
 225
 226 #else /* !CONFIG_TQM8560 */
 227
 228 #define CONFIG_CONS_INDEX     1
 229 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
 230 #define CFG_NS16550
 231 #define CFG_NS16550_SERIAL
 232 #define CFG_NS16550_REG_SIZE    1
 233 #define CFG_NS16550_CLK         get_bus_freq(0)
 234
 235 #define CFG_NS16550_COM1        (CFG_CCSRBAR+0x4500)
 236 #define CFG_NS16550_COM2        (CFG_CCSRBAR+0x4600)
 237
 238 /* PS/2 Keyboard */
 239 #define CONFIG_PS2KBD                   /* AT-PS/2 Keyboard             */
 240 #define CONFIG_PS2MULT                  /* .. on PS/2 Multiplexer       */
 241 #define CONFIG_PS2SERIAL        2       /* .. on DUART2                 */
 242 #define CONFIG_PS2MULT_DELAY    (CFG_HZ/2)      /* Initial delay        */
 243 #define CONFIG_BOARD_EARLY_INIT_R       1
 244
 245 #endif /* CONFIG_TQM8560 */
 246
 247 #define CONFIG_BAUDRATE         115200
 248
 249 #define CFG_BAUDRATE_TABLE      \
 250         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 115200}
 251
 252 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 253 #define CFG_HUSH_PARSER         1       /* Use the HUSH parser          */
 254 #ifdef  CFG_HUSH_PARSER
 255 #define CFG_PROMPT_HUSH_PS2     "> "
 256 #endif
 257
 258 /* pass open firmware flat tree */
 259 #define CONFIG_OF_LIBFDT                1
 260 #define CONFIG_OF_BOARD_SETUP           1
 261 #define CONFIG_OF_STDOUT_VIA_ALIAS      1
 262
 263 /* CAN */
 264 #define CFG_CAN_BASE            0xE3000000      /* CAN base address     */
 265 #ifdef CONFIG_CAN_DRIVER
 266 #define CFG_CAN_OR_AM           0xFFFF8000      /* 32 KiB address mask  */
 267 #define CFG_OR2_CAN             (CFG_CAN_OR_AM | OR_UPM_BI)
 268 #define CFG_BR2_CAN             ((CFG_CAN_BASE & BR_BA) | \
 269                                  BR_PS_8 | BR_MS_UPMC | BR_V)
 270 #endif /* CONFIG_CAN_DRIVER */
 271
 272 /*
 273  * I2C
 274  */
 275 #define CONFIG_FSL_I2C                  /* Use FSL common I2C driver    */
 276 #define CONFIG_HARD_I2C                 /* I2C with hardware support    */
 277 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
 278 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
 279 #define CFG_I2C_SLAVE           0x7F
 280 #define CFG_I2C_NOPROBES        {0x48}  /* Don't probe these addrs      */
 281 #define CFG_I2C_OFFSET          0x3000
 282
 283 /* I2C RTC */
 284 #define CONFIG_RTC_DS1337               /* Use ds1337 rtc via i2c       */
 285 #define CFG_I2C_RTC_ADDR        0x68    /* at address 0x68              */
 286
 287 /* I2C EEPROM */
 288 /*
 289  * EEPROM configuration for onboard EEPROM M24C32 (M24C64 should work also).
 290  */
 291 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x             */
 292 #define CFG_I2C_EEPROM_ADDR_LEN         2
 293 #define CFG_EEPROM_PAGE_WRITE_BITS      5       /* =32 Bytes per write  */
 294 #define CFG_EEPROM_PAGE_WRITE_ENABLE
 295 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  20
 296 #define CFG_I2C_MULTI_EEPROMS           1       /* more than one eeprom */
 297
 298 /* I2C SYSMON (LM75) */
 299 #define CONFIG_DTT_LM75         1               /* ON Semi's LM75       */
 300 #define CONFIG_DTT_SENSORS      {0}             /* Sensor addresses     */
 301 #define CFG_DTT_MAX_TEMP        70
 302 #define CFG_DTT_LOW_TEMP        -30
 303 #define CFG_DTT_HYSTERESIS      3
 304
 305 #ifndef CONFIG_PCIE1
 306 /* RapidIO MMU */
 307 #define CFG_RIO_MEM_BASE        0xc0000000      /* base address         */
 308 #define CFG_RIO_MEM_PHYS        CFG_RIO_MEM_BASE
 309 #define CFG_RIO_MEM_SIZE        0x20000000      /* 512M                 */
 310 #endif /* CONFIG_PCIE1 */
 311
 312 /* NAND FLASH */
 313 #ifdef CONFIG_NAND
 314
 315 #undef CFG_NAND_LEGACY
 316
 317 #define CONFIG_NAND_FSL_UPM     1
 318
 319 #define CONFIG_MTD_NAND_ECC_JFFS2       1       /* use JFFS2 ECC        */
 320
 321 /* address distance between chip selects */
 322 #define CFG_NAND_SELECT_DEVICE  1
 323 #define CFG_NAND_CS_DIST        0x200
 324
 325 #define CFG_NAND_SIZE           0x8000
 326 #define CFG_NAND0_BASE          0xE3010000
 327 #define CFG_NAND1_BASE          (CFG_NAND0_BASE + CFG_NAND_CS_DIST)
 328 #define CFG_NAND2_BASE          (CFG_NAND1_BASE + CFG_NAND_CS_DIST)
 329 #define CFG_NAND3_BASE          (CFG_NAND2_BASE + CFG_NAND_CS_DIST)
 330
 331 #define CFG_MAX_NAND_DEVICE     2       /* Max number of NAND devices   */
 332 #define NAND_MAX_CHIPS          1
 333
 334 #if (CFG_MAX_NAND_DEVICE == 1)
 335 #define CFG_NAND_BASE_LIST { CFG_NAND0_BASE }
 336 #elif (CFG_MAX_NAND_DEVICE == 2)
 337 #define CFG_NAND_QUIET_TEST     1
 338 #define CFG_NAND_BASE_LIST { CFG_NAND0_BASE, \
 339                              CFG_NAND1_BASE, \
 340 }
 341 #elif (CFG_MAX_NAND_DEVICE == 4)
 342 #define CFG_NAND_QUIET_TEST     1
 343 #define CFG_NAND_BASE_LIST { CFG_NAND0_BASE, \
 344                              CFG_NAND1_BASE, \
 345                              CFG_NAND2_BASE, \
 346                              CFG_NAND3_BASE, \
 347 }
 348 #endif
 349
 350 /* CS3 for NAND Flash */
 351 #define CFG_BR3_PRELIM          ((CFG_NAND0_BASE & BR_BA) | BR_PS_8 | \
 352                                  BR_MS_UPMB | BR_V)
 353 #define CFG_OR3_PRELIM          (P2SZ_TO_AM(CFG_NAND_SIZE) | OR_UPM_BI)
 354
 355 #define NAND_BIG_DELAY_US       25      /* max tR for Samsung devices   */
 356
 357 #endif /* CONFIG_NAND */
 358
 359 /*
 360  * General PCI
 361  * Addresses are mapped 1-1.
 362  */
 363 #define CFG_PCI1_MEM_BASE       0x80000000
 364 #define CFG_PCI1_MEM_PHYS       CFG_PCI1_MEM_BASE
 365 #define CFG_PCI1_MEM_SIZE       0x20000000      /* 512M                 */
 366 #define CFG_PCI1_IO_BASE        0xe2000000
 367 #define CFG_PCI1_IO_PHYS        CFG_PCI1_IO_BASE
 368 #define CFG_PCI1_IO_SIZE        0x1000000       /*  16M                 */
 369
 370 /* PCI view of System Memory */
 371 #define CFG_PCI_MEMORY_BUS      0x00000000
 372 #define CFG_PCI_MEMORY_PHYS     0x00000000
 373 #define CFG_PCI_MEMORY_SIZE     0x80000000
 374
 375 #ifdef CONFIG_PCIE1
 376 /*
 377  * General PCI express
 378  * Addresses are mapped 1-1.
 379  */
 380 #define CFG_PCIE1_MEM_BASE      0xc0000000
 381 #define CFG_PCIE1_MEM_PHYS      CFG_PCIE1_MEM_BASE
 382 #define CFG_PCIE1_MEM_SIZE      0x20000000      /* 512M                 */
 383 #define CFG_PCIE1_IO_BASE       0xef000000
 384 #define CFG_PCIE1_IO_PHYS       CFG_PCIE1_IO_BASE
 385 #define CFG_PCIE1_IO_SIZE       0x1000000       /* 16M                  */
 386
 387 #endif /* CONFIG_PCIE1 */
 388
 389 #if defined(CONFIG_PCI)
 390
 391 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 392
 393 #define CONFIG_EEPRO100
 394 #undef CONFIG_TULIP
 395
 396 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup  */
 397 #define CFG_PCI_SUBSYS_VENDORID 0x1057  /* Motorola                     */
 398
 399 #endif /* CONFIG_PCI */
 400
 401 #define CONFIG_NET_MULTI        1
 402
 403 #define CONFIG_MII              1       /* MII PHY management           */
 404 #define CONFIG_TSEC1    1
 405 #define CONFIG_TSEC1_NAME       "TSEC0"
 406 #define CONFIG_TSEC2    1
 407 #define CONFIG_TSEC2_NAME       "TSEC1"
 408 #define TSEC1_PHY_ADDR          2
 409 #define TSEC2_PHY_ADDR          1
 410 #define TSEC1_PHYIDX            0
 411 #define TSEC2_PHYIDX            0
 412 #define TSEC1_FLAGS             TSEC_GIGABIT
 413 #define TSEC2_FLAGS             TSEC_GIGABIT
 414 #define FEC_PHY_ADDR            3
 415 #define FEC_PHYIDX              0
 416 #define FEC_FLAGS               0
 417 #define CONFIG_HAS_ETH0
 418 #define CONFIG_HAS_ETH1
 419 #define CONFIG_HAS_ETH2
 420
 421 #ifdef CONFIG_TQM8548
 422 /*
 423  * TQM8548 has 4 ethernet ports. 4 ETSEC's.
 424  *
 425  * On the STK85xx Starterkit the ETSEC3/4 ports are on an
 426  * additional adapter (AIO) between module and Starterkit.
 427  */
 428 #define CONFIG_TSEC3    1
 429 #define CONFIG_TSEC3_NAME       "TSEC2"
 430 #define CONFIG_TSEC4    1
 431 #define CONFIG_TSEC4_NAME       "TSEC3"
 432 #define TSEC3_PHY_ADDR          4
 433 #define TSEC4_PHY_ADDR          5
 434 #define TSEC3_PHYIDX            0
 435 #define TSEC4_PHYIDX            0
 436 #define TSEC3_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
 437 #define TSEC4_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
 438 #define CONFIG_HAS_ETH3
 439 #define CONFIG_HAS_ETH4
 440 #endif  /* CONFIG_TQM8548 */
 441
 442 /* Options are TSEC[0-1], FEC */
 443 #define CONFIG_ETHPRIME         "TSEC0"
 444
 445 #if defined(CONFIG_TQM8540)
 446 /*
 447  * TQM8540 has 3 ethernet ports. 2 TSEC's and one FEC.
 448  * The FEC port is connected on the same signals as the FCC3 port
 449  * of the TQM8560 to the baseboard (STK85xx Starterkit).
 450  *
 451  * On the STK85xx Starterkit the X47/X50 jumper has to be set to
 452  * a - d (X50.2 - 3) to enable the FEC port.
 453  */
 454 #define CONFIG_MPC85XX_FEC      1
 455 #define CONFIG_MPC85XX_FEC_NAME "FEC"
 456 #endif
 457
 458 #if defined(CONFIG_TQM8541) || defined(CONFIG_TQM8555)
 459 /*
 460  * TQM8541/55 have 4 ethernet ports. 2 TSEC's and 2 FCC's. Only one FCC port
 461  * can be used at once, since only one FCC port is available on the STK85xx
 462  * Starterkit.
 463  *
 464  * To use this port you have to configure U-Boot to use the FCC port 1...2
 465  * and set the X47/X50 jumper to:
 466  * FCC1: a - b (X47.2 - X50.2)
 467  * FCC2: a - c (X50.2 - 1)
 468  */
 469 #define CONFIG_ETHER_ON_FCC
 470 #define CONFIG_ETHER_INDEX    1 /* FCC channel for ethernet     */
 471 #endif
 472
 473 #if defined(CONFIG_TQM8560)
 474 /*
 475  * TQM8560 has 5 ethernet ports. 2 TSEC's and 3 FCC's. Only one FCC port
 476  * can be used at once, since only one FCC port is available on the STK85xx
 477  * Starterkit.
 478  *
 479  * To use this port you have to configure U-Boot to use the FCC port 1...3
 480  * and set the X47/X50 jumper to:
 481  * FCC1: a - b (X47.2 - X50.2)
 482  * FCC2: a - c (X50.2 - 1)
 483  * FCC3: a - d (X50.2 - 3)
 484  */
 485 #define CONFIG_ETHER_ON_FCC
 486 #define CONFIG_ETHER_INDEX    3 /* FCC channel for ethernet     */
 487 #endif
 488
 489 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 1)
 490 #define CONFIG_ETHER_ON_FCC1
 491 #define CFG_CMXFCR_MASK1        (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | \
 492                                  CMXFCR_TF1CS_MSK)
 493 #define CFG_CMXFCR_VALUE1       (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK12)
 494 #define CFG_CPMFCR_RAMTYPE      0
 495 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
 496 #endif
 497
 498 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 2)
 499 #define CONFIG_ETHER_ON_FCC2
 500 #define CFG_CMXFCR_MASK2        (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | \
 501                                  CMXFCR_TF2CS_MSK)
 502 #define CFG_CMXFCR_VALUE2       (CMXFCR_RF2CS_CLK16 | CMXFCR_TF2CS_CLK13)
 503 #define CFG_CPMFCR_RAMTYPE      0
 504 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
 505 #endif
 506
 507 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 3)
 508 #define CONFIG_ETHER_ON_FCC3
 509 #define CFG_CMXFCR_MASK3        (CMXFCR_FC3 | CMXFCR_RF3CS_MSK | \
 510                                  CMXFCR_TF3CS_MSK)
 511 #define CFG_CMXFCR_VALUE3       (CMXFCR_RF3CS_CLK15 | CMXFCR_TF3CS_CLK14)
 512 #define CFG_CPMFCR_RAMTYPE      0
 513 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
 514 #endif
 515
 516 /*
 517  * Environment
 518  */
 519 #define CFG_ENV_IS_IN_FLASH     1
 520
 521 #ifdef CONFIG_TQM_FLASH_N_TYPE
 522 #define CFG_ENV_SECT_SIZE       0x40000 /* 256K (one sector) for env    */
 523 #else /* !CONFIG_TQM_FLASH_N_TYPE */
 524 #define CFG_ENV_SECT_SIZE       0x20000 /* 128K (one sector) for env    */
 525 #endif /* CONFIG_TQM_FLASH_N_TYPE */
 526 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE - CFG_ENV_SECT_SIZE)
 527 #define CFG_ENV_SIZE            0x2000
 528 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR - CFG_ENV_SECT_SIZE)
 529 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 530
 531 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 532 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
 533
 534 #define CONFIG_TIMESTAMP        /* Print image info with ts     */
 535
 536 /*
 537  * BOOTP options
 538  */
 539 #define CONFIG_BOOTP_BOOTFILESIZE
 540 #define CONFIG_BOOTP_BOOTPATH
 541 #define CONFIG_BOOTP_GATEWAY
 542 #define CONFIG_BOOTP_HOSTNAME
 543
 544 #ifdef CONFIG_NAND
 545 /*
 546  * Use NAND-FLash as JFFS2 device
 547  */
 548 #define CONFIG_CMD_NAND
 549 #define CONFIG_CMD_JFFS2
 550
 551 #define CONFIG_JFFS2_NAND       1
 552
 553 #ifdef CONFIG_JFFS2_CMDLINE
 554 #define MTDIDS_DEFAULT          "nand0=TQM85xx-nand"
 555 #define MTDPARTS_DEFAULT        "mtdparts=TQM85xx-nand:-"
 556 #else
 557 #define CONFIG_JFFS2_DEV        "nand0" /* NAND device jffs2 lives on   */
 558 #define CONFIG_JFFS2_PART_OFFSET 0      /* start of jffs2 partition     */
 559 #define CONFIG_JFFS2_PART_SIZE  0x200000 /* size of jffs2 partition     */
 560 #endif /* CONFIG_JFFS2_CMDLINE */
 561
 562 #endif /* CONFIG_NAND */
 563
 564 /*
 565  * Command line configuration.
 566  */
 567 #include <config_cmd_default.h>
 568
 569 #define CONFIG_CMD_PING
 570 #define CONFIG_CMD_I2C
 571 #define CONFIG_CMD_DHCP
 572 #define CONFIG_CMD_NFS
 573 #define CONFIG_CMD_SNTP
 574 #define CONFIG_CMD_DATE
 575 #define CONFIG_CMD_EEPROM
 576 #define CONFIG_CMD_DTT
 577 #define CONFIG_CMD_MII
 578
 579 #if defined(CONFIG_PCI)
 580 #define CONFIG_CMD_PCI
 581 #endif
 582
 583 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 584
 585 /*
 586  * Miscellaneous configurable options
 587  */
 588 #define CFG_LONGHELP                    /* undef to save memory         */
 589 #define CFG_LOAD_ADDR   0x2000000       /* default load address         */
 590 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
 591
 592 #if defined(CONFIG_CMD_KGDB)
 593 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
 594 #else
 595 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
 596 #endif
 597
 598 #define CFG_PBSIZE      (CFG_CBSIZE + \
 599                          sizeof(CFG_PROMPT) + 16)   /* Print Buf Size   */
 600 #define CFG_MAXARGS     16              /* max number of command args   */
 601 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
 602 #define CFG_HZ          1000            /* decrementer freq: 1ms ticks  */
 603
 604 /*
 605  * For booting Linux, the board info and command line data
 606  * have to be in the first 8 MB of memory, since this is
 607  * the maximum mapped by the Linux kernel during initialization.
 608  */
 609 #define CFG_BOOTMAPSZ   (8 << 20)       /* Initial Memory map for Linux */
 610
 611 /*
 612  * Internal Definitions
 613  *
 614  * Boot Flags
 615  */
 616 #define BOOTFLAG_COLD   0x01            /* Power-On: Boot from FLASH    */
 617 #define BOOTFLAG_WARM   0x02            /* Software reboot              */
 618
 619 #if defined(CONFIG_CMD_KGDB)
 620 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port*/
 621 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use     */
 622 #endif
 623
 624 #define CONFIG_LOADADDR  200000         /* default addr for tftp & bootm*/
 625
 626 #define CONFIG_BOOTDELAY 5              /* -1 disables auto-boot        */
 627
 628 #define CONFIG_PREBOOT  "echo;" \
 629         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
 630         "echo"
 631
 632 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs   */
 633
 634
 635 /*
 636  * Setup some board specific values for the default environment variables
 637  */
 638 #ifdef CONFIG_CPM2
 639 #define CFG_ENV_CONSDEV         "consdev=ttyCPM0\0"
 640 #else
 641 #define CFG_ENV_CONSDEV         "consdev=ttyS0\0"
 642 #endif
 643 #define CFG_ENV_FDT_FILE        "fdt_file="MK_STR(CONFIG_HOSTNAME)"/" \
 644                                 MK_STR(CONFIG_HOSTNAME)".dtb\0"
 645 #define CFG_ENV_BOOTFILE        "bootfile="MK_STR(CONFIG_HOSTNAME)"/uImage\0"
 646 #define CFG_ENV_UBOOT           "uboot="MK_STR(CONFIG_HOSTNAME)"/u-boot.bin\0" \
 647                                 "uboot_addr="MK_STR(TEXT_BASE)"\0"
 648
 649 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 650         CFG_ENV_BOOTFILE                                                \
 651         CFG_ENV_FDT_FILE                                                \
 652         CFG_ENV_CONSDEV                                                 \
 653         "netdev=eth0\0"                                                 \
 654         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 655                 "nfsroot=$serverip:$rootpath\0"                         \
 656         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 657         "addip=setenv bootargs $bootargs "                              \
 658                 "ip=$ipaddr:$serverip:$gatewayip:$netmask"              \
 659                 ":$hostname:$netdev:off panic=1\0"                      \
 660         "addcons=setenv bootargs $bootargs "                            \
 661                 "console=$consdev,$baudrate\0"                          \
 662         "flash_nfs=run nfsargs addip addcons;"                          \
 663                 "bootm $kernel_addr - $fdt_addr\0"                      \
 664         "flash_self=run ramargs addip addcons;"                         \
 665                 "bootm $kernel_addr $ramdisk_addr $fdt_addr\0"          \
 666         "net_nfs=tftp $kernel_addr_r $bootfile;"                        \
 667                 "tftp $fdt_addr_r $fdt_file;"                           \
 668                 "run nfsargs addip addcons;"                            \
 669                 "bootm $kernel_addr_r - $fdt_addr_r\0"                  \
 670         "rootpath=/opt/eldk/ppc_85xx\0"                                 \
 671         "fdt_addr_r=900000\0"                                           \
 672         "kernel_addr_r=1000000\0"                                       \
 673         "fdt_addr=ffec0000\0"                                           \
 674         "kernel_addr=ffd00000\0"                                        \
 675         "ramdisk_addr=ff800000\0"                                       \
 676         CFG_ENV_UBOOT                                                   \
 677         "load=tftp 100000 $uboot\0"                                     \
 678         "update=protect off $uboot_addr +$filesize;"                    \
 679                 "erase $uboot_addr +$filesize;"                         \
 680                 "cp.b 100000 $uboot_addr $filesize;"                    \
 681                 "setenv filesize;saveenv\0"                             \
 682         "upd=run load update\0"                                         \
 683         ""
 684 #define CONFIG_BOOTCOMMAND      "run flash_self"
 685
 686 #endif /* __CONFIG_H */