da850/omap-l138: Add support for NAND SPL
[platform/kernel/u-boot.git] / include / configs / TQM85xx.h
1 /*
2  * (C) Copyright 2007
3  * Thomas Waehner, TQ-System GmbH, thomas.waehner@tqs.de.
4  *
5  * (C) Copyright 2005
6  * Stefan Roese, DENX Software Engineering, sr@denx.de.
7  *
8  * Wolfgang Denk <wd@denx.de>
9  * Copyright 2004 Freescale Semiconductor.
10  * (C) Copyright 2002,2003 Motorola,Inc.
11  * Xianghua Xiao <X.Xiao@motorola.com>
12  *
13  * See file CREDITS for list of people who contributed to this
14  * project.
15  *
16  * This program is free software; you can redistribute it and/or
17  * modify it under the terms of the GNU General Public License as
18  * published by the Free Software Foundation; either version 2 of
19  * the License, or (at your option) any later version.
20  *
21  * This program is distributed in the hope that it will be useful,
22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
24  * GNU General Public License for more details.
25  *
26  * You should have received a copy of the GNU General Public License
27  * along with this program; if not, write to the Free Software
28  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
29  * MA 02111-1307 USA
30  */
31
32 /*
33  * TQM85xx (8560/40/55/41/48) board configuration file
34  */
35
36 #ifndef __CONFIG_H
37 #define __CONFIG_H
38
39 /* High Level Configuration Options */
40 #define CONFIG_BOOKE            1       /* BOOKE                        */
41 #define CONFIG_E500             1       /* BOOKE e500 family            */
42 #define CONFIG_MPC85xx          1       /* MPC8540/60/55/41             */
43
44 #if defined(CONFIG_TQM8548_BE)
45 #define CONFIG_SYS_TEXT_BASE    0xfff80000
46 #else
47 #define CONFIG_SYS_TEXT_BASE    0xfffc0000
48 #endif
49
50 #if defined(CONFIG_TQM8548_AG) || defined(CONFIG_TQM8548_BE)
51 #define CONFIG_TQM8548
52 #endif
53
54 #define CONFIG_PCI
55 #ifndef CONFIG_TQM8548_AG
56 #define CONFIG_PCI1                     /* PCI/PCI-X controller         */
57 #endif
58 #ifdef CONFIG_TQM8548
59 #define CONFIG_PCIE1                    /* PCI Express interface        */
60 #endif
61
62 #define CONFIG_FSL_PCI_INIT     1       /* Use common FSL init code     */
63 #define CONFIG_PCIX_CHECK               /* PCIX olny works at 66 MHz    */
64 #define CONFIG_FSL_PCIE_RESET   1       /* need PCIe reset errata       */
65
66 #define CONFIG_TSEC_ENET                /* tsec ethernet support        */
67
68 #define CONFIG_MISC_INIT_R      1       /* Call misc_init_r             */
69
70  /*
71  * Configuration for big NOR Flashes
72  *
73  * Define CONFIG_TQM_BIGFLASH for boards with more than 128 MiB NOR Flash.
74  * Please be aware, that this changes the whole memory map (new CCSRBAR
75  * address, etc). You have to use an adapted Linux kernel or FDT blob
76  * if this option is set.
77  */
78 #undef CONFIG_TQM_BIGFLASH
79
80 /*
81  * NAND flash support (disabled by default)
82  *
83  * Warning: NAND support will likely increase the U-Boot image size
84  * to more than 256 KB. Please adjust CONFIG_SYS_TEXT_BASE if necessary.
85  */
86 #ifdef CONFIG_TQM8548_BE
87 #define CONFIG_NAND
88 #endif
89
90 /*
91  * MPC8540 and MPC8548 don't have CPM module
92  */
93 #if !defined(CONFIG_MPC8540) && !defined(CONFIG_MPC8548)
94 #define CONFIG_CPM2             1       /* has CPM2                     */
95 #endif
96
97 #define CONFIG_FSL_LAW          1       /* Use common FSL init code     */
98
99 #if defined(CONFIG_TQM8548_AG) || defined(CONFIG_TQM8548_BE)
100 #define CONFIG_CAN_DRIVER               /* CAN Driver support           */
101 #endif
102
103 /*
104  * sysclk for MPC85xx
105  *
106  * Two valid values are:
107  *    33333333
108  *    66666666
109  *
110  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
111  * is likely the desired value here, so that is now the default.
112  * The board, however, can run at 66MHz.  In any event, this value
113  * must match the settings of some switches.  Details can be found
114  * in the README.mpc85xxads.
115  */
116
117 #ifndef CONFIG_SYS_CLK_FREQ
118 #define CONFIG_SYS_CLK_FREQ     33333333
119 #endif
120
121 /*
122  * These can be toggled for performance analysis, otherwise use default.
123  */
124 #define CONFIG_L2_CACHE                 /* toggle L2 cache              */
125 #define CONFIG_BTB                      /* toggle branch predition      */
126
127 #define CONFIG_SYS_INIT_DBCR DBCR_IDM           /* Enable Debug Exceptions      */
128
129 #undef  CONFIG_SYS_DRAM_TEST                    /* memory test, takes time      */
130 #define CONFIG_SYS_MEMTEST_START        0x00000000
131 #define CONFIG_SYS_MEMTEST_END          0x10000000
132
133 #ifdef CONFIG_TQM_BIGFLASH
134 #define CONFIG_SYS_CCSRBAR              0xA0000000
135 #else
136 #define CONFIG_SYS_CCSRBAR              0xE0000000
137 #endif
138 #define CONFIG_SYS_CCSRBAR_PHYS_LOW     CONFIG_SYS_CCSRBAR
139
140 /*
141  * DDR Setup
142  */
143 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory */
144
145 #if defined(CONFIG_TQM_BIGFLASH) || \
146         (!defined(CONFIG_TQM8548_AG) && !defined(CONFIG_TQM8548_BE))
147 #define CONFIG_SYS_PPC_DDR_WIMGE (MAS2_I | MAS2_G)
148 #define CONFIG_SYS_DDR_EARLY_SIZE_MB    (512)
149 #else
150 #define CONFIG_SYS_PPC_DDR_WIMGE (0)
151 #define CONFIG_SYS_DDR_EARLY_SIZE_MB    (2 * 1024)
152 #endif
153
154 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
155 #ifdef CONFIG_TQM8548_AG
156 #define CONFIG_VERY_BIG_RAM
157 #endif
158
159 #define CONFIG_NUM_DDR_CONTROLLERS      1
160 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
161 #define CONFIG_CHIP_SELECTS_PER_CTRL    2
162
163 #if defined(CONFIG_TQM8540) || defined(CONFIG_TQM8560)
164 /* TQM8540 & 8560 need DLL-override */
165 #define CONFIG_SYS_FSL_ERRATUM_DDR_MSYNC_IN     /* possible DLL fix needed */
166 #define CONFIG_DDR_DEFAULT_CL   25              /* CAS latency 2,5      */
167 #endif /* CONFIG_TQM8540 || CONFIG_TQM8560 */
168
169 #if defined(CONFIG_TQM8541) || defined(CONFIG_TQM8555) || \
170     defined(CONFIG_TQM8548)
171 #define CONFIG_DDR_DEFAULT_CL   30              /* CAS latency 3        */
172 #endif /* CONFIG_TQM8541 || CONFIG_TQM8555 || CONFIG_TQM8548 */
173
174 /*
175  * Flash on the Local Bus
176  */
177 #ifdef CONFIG_TQM_BIGFLASH
178 #define CONFIG_SYS_FLASH0               0xE0000000
179 #define CONFIG_SYS_FLASH1               0xC0000000
180 #else /* !CONFIG_TQM_BIGFLASH */
181 #define CONFIG_SYS_FLASH0               0xFC000000
182 #define CONFIG_SYS_FLASH1               0xF8000000
183 #endif /* CONFIG_TQM_BIGFLASH */
184 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH1, CONFIG_SYS_FLASH0 }
185
186 #define CONFIG_SYS_LBC_FLASH_BASE       CONFIG_SYS_FLASH1       /* Localbus flash start */
187 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_LBC_FLASH_BASE  /* start of FLASH    */
188
189 /* Default ORx timings are for <= 41.7 MHz Local Bus Clock.
190  *
191  * Note: According to timing specifications external addr latch delay
192  * (EAD, bit #0) must be set if Local Bus Clock is > 83 MHz.
193  *
194  * For other Local Bus Clocks see following table:
195  *
196  * Clock/MHz   CONFIG_SYS_ORx_PRELIM
197  * 166         0x.....CA5
198  * 133         0x.....C85
199  * 100         0x.....C65
200  *  83         0x.....FA2
201  *  66         0x.....C82
202  *  50         0x.....C60
203  *  42         0x.....040
204  *  33         0x.....030
205  *  25         0x.....020
206  *
207  */
208 #ifdef CONFIG_TQM_BIGFLASH
209 #define CONFIG_SYS_BR0_PRELIM           0xE0001801      /* port size 32bit      */
210 #define CONFIG_SYS_OR0_PRELIM           0xE0000040      /* 512MB Flash          */
211 #define CONFIG_SYS_BR1_PRELIM           0xC0001801      /* port size 32bit      */
212 #define CONFIG_SYS_OR1_PRELIM           0xE0000040      /* 512MB Flash          */
213 #else /* !CONFIG_TQM_BIGFLASH */
214 #define CONFIG_SYS_BR0_PRELIM           0xfc001801      /* port size 32bit      */
215 #define CONFIG_SYS_OR0_PRELIM           0xfc000040      /* 64MB Flash           */
216 #define CONFIG_SYS_BR1_PRELIM           0xf8001801      /* port size 32bit      */
217 #define CONFIG_SYS_OR1_PRELIM           0xfc000040      /* 64MB Flash           */
218 #endif /* CONFIG_TQM_BIGFLASH */
219
220 #define CONFIG_SYS_FLASH_CFI                    /* flash is CFI compat.         */
221 #define CONFIG_FLASH_CFI_DRIVER         /* Use common CFI driver        */
222 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector   */
223 #define CONFIG_SYS_FLASH_QUIET_TEST     1       /* don't warn upon unknown flash*/
224 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE       1 /* speed up output to Flash   */
225
226 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* number of banks              */
227 #define CONFIG_SYS_MAX_FLASH_SECT       512     /* sectors per device           */
228 #undef  CONFIG_SYS_FLASH_CHECKSUM
229 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Flash Erase Timeout (ms)     */
230 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (ms)     */
231
232 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor     */
233
234 /*
235  * Note: when changing the Local Bus clock divider you have to
236  * change the timing values in CONFIG_SYS_ORx_PRELIM.
237  *
238  * LCRR[00:03] CLKDIV: System (CCB) clock divider. Valid values are 2, 4, 8.
239  * LCRR[16:17] EADC  : External address delay cycles. It should be set to 2
240  *                     for Local Bus Clock > 83.3 MHz.
241  */
242 #define CONFIG_SYS_LBC_LCRR             0x00030008      /* LB clock ratio reg   */
243 #define CONFIG_SYS_LBC_LBCR             0x00000000      /* LB config reg        */
244 #define CONFIG_SYS_LBC_LSRT             0x20000000      /* LB sdram refresh timer */
245 #define CONFIG_SYS_LBC_MRTPR            0x20000000      /* LB refresh timer presc.*/
246
247 #define CONFIG_SYS_INIT_RAM_LOCK        1
248 #define CONFIG_SYS_INIT_RAM_ADDR        (CONFIG_SYS_CCSRBAR \
249                                  + 0x04010000)  /* Initial RAM address  */
250 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000          /* Size used area in RAM        */
251
252 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
253 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
254
255 #define CONFIG_SYS_MONITOR_LEN          (~CONFIG_SYS_TEXT_BASE + 1)/* Reserved for Monitor      */
256 #define CONFIG_SYS_MALLOC_LEN           (384 * 1024)    /* Reserved for malloc  */
257
258 /* Serial Port */
259 #if defined(CONFIG_TQM8560)
260
261 #define CONFIG_CONS_ON_SCC      /* define if console on SCC             */
262 #undef  CONFIG_CONS_NONE        /* define if console on something else  */
263 #define CONFIG_CONS_INDEX       1 /* which serial channel for console   */
264
265 #else /* !CONFIG_TQM8560 */
266
267 #define CONFIG_CONS_INDEX     1
268 #define CONFIG_SYS_NS16550
269 #define CONFIG_SYS_NS16550_SERIAL
270 #define CONFIG_SYS_NS16550_REG_SIZE     1
271 #define CONFIG_SYS_NS16550_CLK          get_bus_freq(0)
272
273 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_CCSRBAR+0x4500)
274 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_CCSRBAR+0x4600)
275
276 /* PS/2 Keyboard */
277 #define CONFIG_PS2KBD                   /* AT-PS/2 Keyboard             */
278 #define CONFIG_PS2MULT                  /* .. on PS/2 Multiplexer       */
279 #define CONFIG_PS2SERIAL        2       /* .. on DUART2                 */
280 #define CONFIG_PS2MULT_DELAY    (CONFIG_SYS_HZ/2)       /* Initial delay        */
281 #define CONFIG_BOARD_EARLY_INIT_R       1
282
283 #endif /* CONFIG_TQM8560 */
284
285 #define CONFIG_BAUDRATE         115200
286
287 #define CONFIG_SYS_BAUDRATE_TABLE       \
288         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 115200}
289
290 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
291 #define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support */
292 #define CONFIG_SYS_HUSH_PARSER          1       /* Use the HUSH parser          */
293
294 /* pass open firmware flat tree */
295 #define CONFIG_OF_LIBFDT                1
296 #define CONFIG_OF_BOARD_SETUP           1
297 #define CONFIG_OF_STDOUT_VIA_ALIAS      1
298
299 /* CAN */
300 #define CONFIG_SYS_CAN_BASE             (CONFIG_SYS_CCSRBAR \
301                                  + 0x03000000)  /* CAN base address     */
302 #ifdef CONFIG_CAN_DRIVER
303 #define CONFIG_SYS_CAN_OR_AM            0xFFFF8000      /* 32 KiB address mask  */
304 #define CONFIG_SYS_OR2_CAN              (CONFIG_SYS_CAN_OR_AM | OR_UPM_BI)
305 #define CONFIG_SYS_BR2_CAN              ((CONFIG_SYS_CAN_BASE & BR_BA) | \
306                                  BR_PS_8 | BR_MS_UPMC | BR_V)
307 #endif /* CONFIG_CAN_DRIVER */
308
309 /*
310  * I2C
311  */
312 #define CONFIG_FSL_I2C                  /* Use FSL common I2C driver    */
313 #define CONFIG_HARD_I2C                 /* I2C with hardware support    */
314 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
315 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
316 #define CONFIG_SYS_I2C_SLAVE            0x7F
317 #define CONFIG_SYS_I2C_NOPROBES {0x48}  /* Don't probe these addrs      */
318 #define CONFIG_SYS_I2C_OFFSET           0x3000
319
320 /* I2C RTC */
321 #define CONFIG_RTC_DS1337               /* Use ds1337 rtc via i2c       */
322 #define CONFIG_SYS_I2C_RTC_ADDR 0x68    /* at address 0x68              */
323
324 /* I2C EEPROM */
325 /*
326  * EEPROM configuration for onboard EEPROM M24C32 (M24C64 should work also).
327  */
328 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x50    /* 1010000x             */
329 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2
330 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       5       /* =32 Bytes per write  */
331 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   20
332 #define CONFIG_SYS_I2C_MULTI_EEPROMS            1       /* more than one eeprom */
333
334 /* I2C SYSMON (LM75) */
335 #define CONFIG_DTT_LM75         1               /* ON Semi's LM75       */
336 #define CONFIG_DTT_SENSORS      {0}             /* Sensor addresses     */
337 #define CONFIG_SYS_DTT_MAX_TEMP 70
338 #define CONFIG_SYS_DTT_LOW_TEMP -30
339 #define CONFIG_SYS_DTT_HYSTERESIS       3
340
341 #ifndef CONFIG_PCIE1
342 /* RapidIO MMU */
343 #ifdef CONFIG_TQM_BIGFLASH
344 #define CONFIG_SYS_RIO_MEM_BASE 0xb0000000      /* base address         */
345 #define CONFIG_SYS_RIO_MEM_SIZE 0x10000000      /* 256M                 */
346 #else /* !CONFIG_TQM_BIGFLASH */
347 #define CONFIG_SYS_RIO_MEM_BASE 0xc0000000      /* base address         */
348 #define CONFIG_SYS_RIO_MEM_SIZE 0x20000000      /* 512M                 */
349 #endif /* CONFIG_TQM_BIGFLASH */
350 #define CONFIG_SYS_RIO_MEM_PHYS CONFIG_SYS_RIO_MEM_BASE
351 #endif /* CONFIG_PCIE1 */
352
353 /* NAND FLASH */
354 #ifdef CONFIG_NAND
355
356 #define CONFIG_NAND_FSL_UPM     1
357
358 #define CONFIG_MTD_NAND_ECC_JFFS2       1       /* use JFFS2 ECC        */
359
360 /* address distance between chip selects */
361 #define CONFIG_SYS_NAND_SELECT_DEVICE   1
362 #define CONFIG_SYS_NAND_CS_DIST 0x200
363
364 #define CONFIG_SYS_NAND_SIZE            0x8000
365 #define CONFIG_SYS_NAND_BASE            (CONFIG_SYS_CCSRBAR + 0x03010000)
366
367 #define CONFIG_SYS_MAX_NAND_DEVICE      1       /* Max number of NAND devices   */
368 #define CONFIG_SYS_NAND_MAX_CHIPS       2       /* Number of chips per device   */
369
370 /* CS3 for NAND Flash */
371 #define CONFIG_SYS_BR3_PRELIM           ((CONFIG_SYS_NAND_BASE & BR_BA) | \
372                                          BR_PS_8 | BR_MS_UPMB | BR_V)
373 #define CONFIG_SYS_OR3_PRELIM           (P2SZ_TO_AM(CONFIG_SYS_NAND_SIZE) | OR_UPM_BI)
374
375 #define NAND_BIG_DELAY_US               25      /* max tR for Samsung devices   */
376
377 #endif /* CONFIG_NAND */
378
379 /*
380  * General PCI
381  * Addresses are mapped 1-1.
382  */
383 #define CONFIG_SYS_PCI1_MEM_BUS         0x80000000
384 #define CONFIG_SYS_PCI1_MEM_PHYS        CONFIG_SYS_PCI1_MEM_BUS
385 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M                 */
386 #define CONFIG_SYS_PCI1_IO_BUS  (CONFIG_SYS_CCSRBAR + 0x02000000)
387 #define CONFIG_SYS_PCI1_IO_PHYS CONFIG_SYS_PCI1_IO_BUS
388 #define CONFIG_SYS_PCI1_IO_SIZE 0x1000000       /*  16M                 */
389
390 #ifdef CONFIG_PCIE1
391 /*
392  * General PCI express
393  * Addresses are mapped 1-1.
394  */
395 #ifdef CONFIG_TQM_BIGFLASH
396 #define CONFIG_SYS_PCIE1_MEM_BUS        0xb0000000
397 #define CONFIG_SYS_PCIE1_MEM_SIZE       0x10000000      /* 512M                 */
398 #define CONFIG_SYS_PCIE1_IO_BUS         0xaf000000
399 #else /* !CONFIG_TQM_BIGFLASH */
400 #define CONFIG_SYS_PCIE1_MEM_BUS        0xc0000000
401 #define CONFIG_SYS_PCIE1_MEM_SIZE       0x20000000      /* 512M                 */
402 #define CONFIG_SYS_PCIE1_IO_BUS         0xef000000
403 #endif /* CONFIG_TQM_BIGFLASH */
404 #define CONFIG_SYS_PCIE1_MEM_PHYS       CONFIG_SYS_PCIE1_MEM_BUS
405 #define CONFIG_SYS_PCIE1_IO_PHYS        CONFIG_SYS_PCIE1_IO_BUS
406 #define CONFIG_SYS_PCIE1_IO_SIZE        0x1000000       /* 16M                  */
407 #endif /* CONFIG_PCIE1 */
408
409 #if defined(CONFIG_PCI)
410
411 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
412
413 #define CONFIG_EEPRO100
414 #undef CONFIG_TULIP
415
416 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup  */
417 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1057   /* Motorola                     */
418
419 #endif /* CONFIG_PCI */
420
421
422 #define CONFIG_MII              1       /* MII PHY management           */
423 #define CONFIG_TSEC1    1
424 #define CONFIG_TSEC1_NAME       "TSEC0"
425 #define CONFIG_TSEC2    1
426 #define CONFIG_TSEC2_NAME       "TSEC1"
427 #define TSEC1_PHY_ADDR          2
428 #define TSEC2_PHY_ADDR          1
429 #define TSEC1_PHYIDX            0
430 #define TSEC2_PHYIDX            0
431 #define TSEC1_FLAGS             TSEC_GIGABIT
432 #define TSEC2_FLAGS             TSEC_GIGABIT
433 #define FEC_PHY_ADDR            3
434 #define FEC_PHYIDX              0
435 #define FEC_FLAGS               0
436 #define CONFIG_HAS_ETH0
437 #define CONFIG_HAS_ETH1
438 #define CONFIG_HAS_ETH2
439
440 #ifdef CONFIG_TQM8548
441 /*
442  * TQM8548 has 4 ethernet ports. 4 ETSEC's.
443  *
444  * On the STK85xx Starterkit the ETSEC3/4 ports are on an
445  * additional adapter (AIO) between module and Starterkit.
446  */
447 #define CONFIG_TSEC3    1
448 #define CONFIG_TSEC3_NAME       "TSEC2"
449 #define CONFIG_TSEC4    1
450 #define CONFIG_TSEC4_NAME       "TSEC3"
451 #define TSEC3_PHY_ADDR          4
452 #define TSEC4_PHY_ADDR          5
453 #define TSEC3_PHYIDX            0
454 #define TSEC4_PHYIDX            0
455 #define TSEC3_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
456 #define TSEC4_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
457 #define CONFIG_HAS_ETH3
458 #define CONFIG_HAS_ETH4
459 #endif  /* CONFIG_TQM8548 */
460
461 /* Options are TSEC[0-1], FEC */
462 #define CONFIG_ETHPRIME         "TSEC0"
463
464 #if defined(CONFIG_TQM8540)
465 /*
466  * TQM8540 has 3 ethernet ports. 2 TSEC's and one FEC.
467  * The FEC port is connected on the same signals as the FCC3 port
468  * of the TQM8560 to the baseboard (STK85xx Starterkit).
469  *
470  * On the STK85xx Starterkit the X47/X50 jumper has to be set to
471  * a - d (X50.2 - 3) to enable the FEC port.
472  */
473 #define CONFIG_MPC85XX_FEC      1
474 #define CONFIG_MPC85XX_FEC_NAME "FEC"
475 #endif
476
477 #if defined(CONFIG_TQM8541) || defined(CONFIG_TQM8555)
478 /*
479  * TQM8541/55 have 4 ethernet ports. 2 TSEC's and 2 FCC's. Only one FCC port
480  * can be used at once, since only one FCC port is available on the STK85xx
481  * Starterkit.
482  *
483  * To use this port you have to configure U-Boot to use the FCC port 1...2
484  * and set the X47/X50 jumper to:
485  * FCC1: a - b (X47.2 - X50.2)
486  * FCC2: a - c (X50.2 - 1)
487  */
488 #define CONFIG_ETHER_ON_FCC
489 #define CONFIG_ETHER_INDEX    1 /* FCC channel for ethernet     */
490 #endif
491
492 #if defined(CONFIG_TQM8560)
493 /*
494  * TQM8560 has 5 ethernet ports. 2 TSEC's and 3 FCC's. Only one FCC port
495  * can be used at once, since only one FCC port is available on the STK85xx
496  * Starterkit.
497  *
498  * To use this port you have to configure U-Boot to use the FCC port 1...3
499  * and set the X47/X50 jumper to:
500  * FCC1: a - b (X47.2 - X50.2)
501  * FCC2: a - c (X50.2 - 1)
502  * FCC3: a - d (X50.2 - 3)
503  */
504 #define CONFIG_ETHER_ON_FCC
505 #define CONFIG_ETHER_INDEX    3 /* FCC channel for ethernet     */
506 #endif
507
508 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 1)
509 #define CONFIG_ETHER_ON_FCC1
510 #define CONFIG_SYS_CMXFCR_MASK1 (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | \
511                                  CMXFCR_TF1CS_MSK)
512 #define CONFIG_SYS_CMXFCR_VALUE1        (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK12)
513 #define CONFIG_SYS_CPMFCR_RAMTYPE       0
514 #define CONFIG_SYS_FCC_PSMR             (FCC_PSMR_FDE | FCC_PSMR_LPB)
515 #endif
516
517 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 2)
518 #define CONFIG_ETHER_ON_FCC2
519 #define CONFIG_SYS_CMXFCR_MASK2 (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | \
520                                  CMXFCR_TF2CS_MSK)
521 #define CONFIG_SYS_CMXFCR_VALUE2        (CMXFCR_RF2CS_CLK16 | CMXFCR_TF2CS_CLK13)
522 #define CONFIG_SYS_CPMFCR_RAMTYPE       0
523 #define CONFIG_SYS_FCC_PSMR             (FCC_PSMR_FDE | FCC_PSMR_LPB)
524 #endif
525
526 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 3)
527 #define CONFIG_ETHER_ON_FCC3
528 #define CONFIG_SYS_CMXFCR_MASK3 (CMXFCR_FC3 | CMXFCR_RF3CS_MSK | \
529                                  CMXFCR_TF3CS_MSK)
530 #define CONFIG_SYS_CMXFCR_VALUE3        (CMXFCR_RF3CS_CLK15 | CMXFCR_TF3CS_CLK14)
531 #define CONFIG_SYS_CPMFCR_RAMTYPE       0
532 #define CONFIG_SYS_FCC_PSMR             (FCC_PSMR_FDE | FCC_PSMR_LPB)
533 #endif
534
535 /*
536  * Environment
537  */
538 #define CONFIG_ENV_IS_IN_FLASH  1
539
540 #define CONFIG_ENV_SECT_SIZE    0x40000 /* 256K (one sector) for env    */
541 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
542 #define CONFIG_ENV_SIZE         0x2000
543 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR - CONFIG_ENV_SECT_SIZE)
544 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
545
546 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
547 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
548
549 #define CONFIG_TIMESTAMP        /* Print image info with ts     */
550
551 /*
552  * BOOTP options
553  */
554 #define CONFIG_BOOTP_BOOTFILESIZE
555 #define CONFIG_BOOTP_BOOTPATH
556 #define CONFIG_BOOTP_GATEWAY
557 #define CONFIG_BOOTP_HOSTNAME
558
559 #ifdef CONFIG_NAND
560 /*
561  * Use NAND-FLash as JFFS2 device
562  */
563 #define CONFIG_CMD_NAND
564 #define CONFIG_CMD_JFFS2
565
566 #define CONFIG_JFFS2_NAND       1
567
568 #ifdef CONFIG_CMD_MTDPARTS
569 #define CONFIG_MTD_DEVICE               /* needed for mtdparts commands */
570 #define CONFIG_FLASH_CFI_MTD
571 #define MTDIDS_DEFAULT          "nand0=TQM85xx-nand"
572 #define MTDPARTS_DEFAULT        "mtdparts=TQM85xx-nand:-"
573 #else
574 #define CONFIG_JFFS2_DEV        "nand0" /* NAND device jffs2 lives on   */
575 #define CONFIG_JFFS2_PART_OFFSET 0      /* start of jffs2 partition     */
576 #define CONFIG_JFFS2_PART_SIZE  0x200000 /* size of jffs2 partition     */
577 #endif /* CONFIG_CMD_MTDPARTS */
578
579 #endif /* CONFIG_NAND */
580
581 /*
582  * Command line configuration.
583  */
584 #include <config_cmd_default.h>
585
586 #define CONFIG_CMD_PING
587 #define CONFIG_CMD_I2C
588 #define CONFIG_CMD_DHCP
589 #define CONFIG_CMD_NFS
590 #define CONFIG_CMD_SNTP
591 #ifndef CONFIG_TQM8548_AG
592 #define CONFIG_CMD_DATE
593 #endif
594 #define CONFIG_CMD_EEPROM
595 #define CONFIG_CMD_DTT
596 #define CONFIG_CMD_MII
597 #define CONFIG_CMD_REGINFO
598
599 #if defined(CONFIG_PCI)
600 #define CONFIG_CMD_PCI
601 #endif
602
603 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
604
605 /*
606  * Miscellaneous configurable options
607  */
608 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
609 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address         */
610 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
611
612 #if defined(CONFIG_CMD_KGDB)
613 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
614 #else
615 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
616 #endif
617
618 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
619                          sizeof(CONFIG_SYS_PROMPT) + 16)   /* Print Buf Size    */
620 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
621 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
622 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1ms ticks  */
623
624 /*
625  * For booting Linux, the board info and command line data
626  * have to be in the first 8 MB of memory, since this is
627  * the maximum mapped by the Linux kernel during initialization.
628  */
629 #define CONFIG_SYS_BOOTMAPSZ    (8 << 20)       /* Initial Memory map for Linux */
630
631 #if defined(CONFIG_CMD_KGDB)
632 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port*/
633 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use     */
634 #endif
635
636 #define CONFIG_LOADADDR  200000         /* default addr for tftp & bootm*/
637
638 #define CONFIG_BOOTDELAY 5              /* -1 disables auto-boot        */
639
640 #define CONFIG_PREBOOT  "echo;" \
641         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
642         "echo"
643
644 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs   */
645
646
647 /*
648  * Setup some board specific values for the default environment variables
649  */
650 #ifdef CONFIG_CPM2
651 #define CONFIG_ENV_CONSDEV              "consdev=ttyCPM0\0"
652 #else
653 #define CONFIG_ENV_CONSDEV              "consdev=ttyS0\0"
654 #endif
655 #define CONFIG_ENV_FDT_FILE     "fdt_file="MK_STR(CONFIG_HOSTNAME)"/" \
656                                 MK_STR(CONFIG_HOSTNAME)".dtb\0"
657 #define CONFIG_ENV_BOOTFILE     "bootfile="MK_STR(CONFIG_HOSTNAME)"/uImage\0"
658 #define CONFIG_ENV_UBOOT                "uboot="MK_STR(CONFIG_HOSTNAME)"/u-boot.bin\0" \
659                                 "uboot_addr="MK_STR(CONFIG_SYS_TEXT_BASE)"\0"
660
661 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
662         CONFIG_ENV_BOOTFILE                                             \
663         CONFIG_ENV_FDT_FILE                                             \
664         CONFIG_ENV_CONSDEV                                              \
665         "netdev=eth0\0"                                                 \
666         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
667                 "nfsroot=$serverip:$rootpath\0"                         \
668         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
669         "addip=setenv bootargs $bootargs "                              \
670                 "ip=$ipaddr:$serverip:$gatewayip:$netmask"              \
671                 ":$hostname:$netdev:off panic=1\0"                      \
672         "addcons=setenv bootargs $bootargs "                            \
673                 "console=$consdev,$baudrate\0"                          \
674         "flash_nfs=run nfsargs addip addcons;"                          \
675                 "bootm $kernel_addr - $fdt_addr\0"                      \
676         "flash_self=run ramargs addip addcons;"                         \
677                 "bootm $kernel_addr $ramdisk_addr $fdt_addr\0"          \
678         "net_nfs=tftp $kernel_addr_r $bootfile;"                        \
679                 "tftp $fdt_addr_r $fdt_file;"                           \
680                 "run nfsargs addip addcons;"                            \
681                 "bootm $kernel_addr_r - $fdt_addr_r\0"                  \
682         "rootpath=/opt/eldk/ppc_85xx\0"                                 \
683         "fdt_addr_r=900000\0"                                           \
684         "kernel_addr_r=1000000\0"                                       \
685         "fdt_addr=ffec0000\0"                                           \
686         "kernel_addr=ffd00000\0"                                        \
687         "ramdisk_addr=ff800000\0"                                       \
688         CONFIG_ENV_UBOOT                                                \
689         "load=tftp 100000 $uboot\0"                                     \
690         "update=protect off $uboot_addr +$filesize;"                    \
691                 "erase $uboot_addr +$filesize;"                         \
692                 "cp.b 100000 $uboot_addr $filesize"                     \
693         "upd=run load update\0"                                         \
694         ""
695 #define CONFIG_BOOTCOMMAND      "run flash_self"
696
697 #endif /* __CONFIG_H */