include/configs/TQM855M.h

   1 /*
   2  * (C) Copyright 2000-2014
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /*
   9  * board/config.h - configuration options, board specific
  10  */
  11
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 /*
  16  * High Level Configuration Options
  17  * (easy to change)
  18  */
  19
  20 #define CONFIG_MPC855           1       /* This is a MPC855 CPU         */
  21 #define CONFIG_TQM855M          1       /* ...on a TQM8xxM module       */
  22 #define CONFIG_DISPLAY_BOARDINFO
  23
  24 #define CONFIG_SYS_TEXT_BASE    0x40000000
  25
  26 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
  27 #define CONFIG_SYS_SMC_RXBUFLEN 128
  28 #define CONFIG_SYS_MAXIDLE      10
  29 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115kbps   */
  30
  31 #define CONFIG_BOOTCOUNT_LIMIT
  32
  33 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  34
  35 #define CONFIG_BOARD_TYPES      1       /* support board types          */
  36
  37 #define CONFIG_PREBOOT  "echo;" \
  38         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
  39         "echo"
  40
  41 #undef  CONFIG_BOOTARGS
  42
  43 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  44         "netdev=eth0\0"                                                 \
  45         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  46                 "nfsroot=${serverip}:${rootpath}\0"                     \
  47         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
  48         "addip=setenv bootargs ${bootargs} "                            \
  49                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
  50                 ":${hostname}:${netdev}:off panic=1\0"                  \
  51         "flash_nfs=run nfsargs addip;"                                  \
  52                 "bootm ${kernel_addr}\0"                                \
  53         "flash_self=run ramargs addip;"                                 \
  54                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
  55         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
  56         "rootpath=/opt/eldk/ppc_8xx\0"                                  \
  57         "hostname=TQM855M\0"                                            \
  58         "bootfile=TQM855M/uImage\0"                                     \
  59         "fdt_addr=40080000\0"                                           \
  60         "kernel_addr=400A0000\0"                                        \
  61         "ramdisk_addr=40280000\0"                                       \
  62         "u-boot=TQM855M/u-image.bin\0"                                  \
  63         "load=tftp 200000 ${u-boot}\0"                                  \
  64         "update=prot off 40000000 +${filesize};"                        \
  65                 "era 40000000 +${filesize};"                            \
  66                 "cp.b 200000 40000000 ${filesize};"                     \
  67                 "sete filesize;save\0"                                  \
  68         ""
  69 #define CONFIG_BOOTCOMMAND      "run flash_self"
  70
  71 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
  72 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE            /* don't allow baudrate change  */
  73
  74 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
  75
  76 #define CONFIG_STATUS_LED       1       /* Status LED enabled           */
  77
  78 #undef  CONFIG_CAN_DRIVER               /* CAN Driver support disabled  */
  79
  80 /* enable I2C and select the hardware/software driver */
  81 #define CONFIG_SYS_I2C
  82 #define CONFIG_SYS_I2C_SOFT             /* I2C bit-banged */
  83 #define CONFIG_SYS_I2C_SOFT_SPEED       93000   /* 93 kHz is supposed to work */
  84 #define CONFIG_SYS_I2C_SOFT_SLAVE       0xFE
  85 /*
  86  * Software (bit-bang) I2C driver configuration
  87  */
  88 #define PB_SCL          0x00000020      /* PB 26 */
  89 #define PB_SDA          0x00000010      /* PB 27 */
  90
  91 #define I2C_INIT        (immr->im_cpm.cp_pbdir |=  PB_SCL)
  92 #define I2C_ACTIVE      (immr->im_cpm.cp_pbdir |=  PB_SDA)
  93 #define I2C_TRISTATE    (immr->im_cpm.cp_pbdir &= ~PB_SDA)
  94 #define I2C_READ        ((immr->im_cpm.cp_pbdat & PB_SDA) != 0)
  95 #define I2C_SDA(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SDA; \
  96                         else    immr->im_cpm.cp_pbdat &= ~PB_SDA
  97 #define I2C_SCL(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SCL; \
  98                         else    immr->im_cpm.cp_pbdat &= ~PB_SCL
  99 #define I2C_DELAY       udelay(2)       /* 1/4 I2C clock duration */
 100
 101 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50            /* EEPROM AT24C64       */
 102 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  2               /* two byte address     */
 103 #if 0
 104 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10      /* takes up to 10 msec  */
 105 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW 0x01
 106 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       5
 107 #endif
 108
 109 /*
 110  * BOOTP options
 111  */
 112 #define CONFIG_BOOTP_SUBNETMASK
 113 #define CONFIG_BOOTP_GATEWAY
 114 #define CONFIG_BOOTP_HOSTNAME
 115 #define CONFIG_BOOTP_BOOTPATH
 116 #define CONFIG_BOOTP_BOOTFILESIZE
 117
 118 #define CONFIG_MAC_PARTITION
 119 #define CONFIG_DOS_PARTITION
 120
 121 #define CONFIG_RTC_MPC8xx               /* use internal RTC of MPC8xx   */
 122
 123 /*
 124  * Command line configuration.
 125  */
 126 #define CONFIG_CMD_ASKENV
 127 #define CONFIG_CMD_DATE
 128 #define CONFIG_CMD_EXT2
 129 #define CONFIG_CMD_EEPROM
 130 #define CONFIG_CMD_IDE
 131 #define CONFIG_CMD_JFFS2
 132
 133 #define CONFIG_NETCONSOLE
 134
 135 /*
 136  * Miscellaneous configurable options
 137  */
 138 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
 139
 140 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 141
 142 #if defined(CONFIG_CMD_KGDB)
 143 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size      */
 144 #else
 145 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size      */
 146 #endif
 147 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 148 #define CONFIG_SYS_MAXARGS              16      /* max number of command args   */
 149 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 150
 151 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
 152 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
 153
 154 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
 155
 156 /*
 157  * Low Level Configuration Settings
 158  * (address mappings, register initial values, etc.)
 159  * You should know what you are doing if you make changes here.
 160  */
 161 /*-----------------------------------------------------------------------
 162  * Internal Memory Mapped Register
 163  */
 164 #define CONFIG_SYS_IMMR         0xFFF00000
 165
 166 /*-----------------------------------------------------------------------
 167  * Definitions for initial stack pointer and data area (in DPRAM)
 168  */
 169 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
 170 #define CONFIG_SYS_INIT_RAM_SIZE        0x2F00  /* Size of used area in DPRAM   */
 171 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 172 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 173
 174 /*-----------------------------------------------------------------------
 175  * Start addresses for the final memory configuration
 176  * (Set up by the startup code)
 177  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 178  */
 179 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 180 #define CONFIG_SYS_FLASH_BASE           0x40000000
 181 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
 182 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 183 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
 184
 185 /*
 186  * For booting Linux, the board info and command line data
 187  * have to be in the first 8 MB of memory, since this is
 188  * the maximum mapped by the Linux kernel during initialization.
 189  */
 190 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 191
 192 /*-----------------------------------------------------------------------
 193  * FLASH organization
 194  */
 195
 196 /* use CFI flash driver */
 197 #define CONFIG_SYS_FLASH_CFI            1       /* Flash is CFI conformant */
 198 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver */
 199 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE }
 200 #define CONFIG_SYS_FLASH_EMPTY_INFO
 201 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE       1
 202 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks */
 203 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip */
 204
 205 #define CONFIG_ENV_IS_IN_FLASH  1
 206 #define CONFIG_ENV_OFFSET               0x40000 /*   Offset   of Environment Sector     */
 207 #define CONFIG_ENV_SIZE         0x08000 /* Total Size of Environment            */
 208 #define CONFIG_ENV_SECT_SIZE    0x20000 /* Total Size of Environment Sector     */
 209
 210 /* Address and size of Redundant Environment Sector     */
 211 #define CONFIG_ENV_OFFSET_REDUND        (CONFIG_ENV_OFFSET+CONFIG_ENV_SECT_SIZE)
 212 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 213
 214 #define CONFIG_SYS_USE_PPCENV                   /* Environment embedded in sect .ppcenv */
 215
 216 #define CONFIG_MISC_INIT_R              /* Make sure to remap flashes correctly */
 217
 218 /*-----------------------------------------------------------------------
 219  * Dynamic MTD partition support
 220  */
 221 #define CONFIG_CMD_MTDPARTS
 222 #define CONFIG_MTD_DEVICE               /* needed for mtdparts commands */
 223 #define CONFIG_FLASH_CFI_MTD
 224 #define MTDIDS_DEFAULT          "nor0=TQM8xxM-0"
 225
 226 #define MTDPARTS_DEFAULT        "mtdparts=TQM8xxM-0:512k(u-boot),"      \
 227                                                 "128k(dtb),"            \
 228                                                 "1920k(kernel),"        \
 229                                                 "5632(rootfs),"         \
 230                                                 "4m(data)"
 231
 232 /*-----------------------------------------------------------------------
 233  * Hardware Information Block
 234  */
 235 #define CONFIG_SYS_HWINFO_OFFSET        0x0003FFC0      /* offset of HW Info block */
 236 #define CONFIG_SYS_HWINFO_SIZE          0x00000040      /* size   of HW Info block */
 237 #define CONFIG_SYS_HWINFO_MAGIC 0x54514D38      /* 'TQM8' */
 238
 239 /*-----------------------------------------------------------------------
 240  * Cache Configuration
 241  */
 242 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
 243 #if defined(CONFIG_CMD_KGDB)
 244 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value        */
 245 #endif
 246
 247 /*-----------------------------------------------------------------------
 248  * SYPCR - System Protection Control                            11-9
 249  * SYPCR can only be written once after reset!
 250  *-----------------------------------------------------------------------
 251  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 252  */
 253 #if defined(CONFIG_WATCHDOG)
 254 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
 255                          SYPCR_SWE  | SYPCR_SWRI| SYPCR_SWP)
 256 #else
 257 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
 258 #endif
 259
 260 /*-----------------------------------------------------------------------
 261  * SIUMCR - SIU Module Configuration                            11-6
 262  *-----------------------------------------------------------------------
 263  * PCMCIA config., multi-function pin tri-state
 264  */
 265 #ifndef CONFIG_CAN_DRIVER
 266 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC01)
 267 #else   /* we must activate GPL5 in the SIUMCR for CAN */
 268 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC11 | SIUMCR_DBPC00 | SIUMCR_MLRC01)
 269 #endif  /* CONFIG_CAN_DRIVER */
 270
 271 /*-----------------------------------------------------------------------
 272  * TBSCR - Time Base Status and Control                         11-26
 273  *-----------------------------------------------------------------------
 274  * Clear Reference Interrupt Status, Timebase freezing enabled
 275  */
 276 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 277
 278 /*-----------------------------------------------------------------------
 279  * RTCSC - Real-Time Clock Status and Control Register          11-27
 280  *-----------------------------------------------------------------------
 281  */
 282 #define CONFIG_SYS_RTCSC        (RTCSC_SEC | RTCSC_ALR | RTCSC_RTF| RTCSC_RTE)
 283
 284 /*-----------------------------------------------------------------------
 285  * PISCR - Periodic Interrupt Status and Control                11-31
 286  *-----------------------------------------------------------------------
 287  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 288  */
 289 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
 290
 291 /*-----------------------------------------------------------------------
 292  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
 293  *-----------------------------------------------------------------------
 294  * Reset PLL lock status sticky bit, timer expired status bit and timer
 295  * interrupt status bit
 296  */
 297 #define CONFIG_SYS_PLPRCR       (PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
 298
 299 /*-----------------------------------------------------------------------
 300  * SCCR - System Clock and reset Control Register               15-27
 301  *-----------------------------------------------------------------------
 302  * Set clock output, timebase and RTC source and divider,
 303  * power management and some other internal clocks
 304  */
 305 #define SCCR_MASK       SCCR_EBDF11
 306 #define CONFIG_SYS_SCCR (SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
 307                          SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
 308                          SCCR_DFALCD00)
 309
 310 /*-----------------------------------------------------------------------
 311  * PCMCIA stuff
 312  *-----------------------------------------------------------------------
 313  *
 314  */
 315 #define CONFIG_SYS_PCMCIA_MEM_ADDR      (0xE0000000)
 316 #define CONFIG_SYS_PCMCIA_MEM_SIZE      ( 64 << 20 )
 317 #define CONFIG_SYS_PCMCIA_DMA_ADDR      (0xE4000000)
 318 #define CONFIG_SYS_PCMCIA_DMA_SIZE      ( 64 << 20 )
 319 #define CONFIG_SYS_PCMCIA_ATTRB_ADDR    (0xE8000000)
 320 #define CONFIG_SYS_PCMCIA_ATTRB_SIZE    ( 64 << 20 )
 321 #define CONFIG_SYS_PCMCIA_IO_ADDR       (0xEC000000)
 322 #define CONFIG_SYS_PCMCIA_IO_SIZE       ( 64 << 20 )
 323
 324 /*-----------------------------------------------------------------------
 325  * IDE/ATA stuff (Supports IDE harddisk on PCMCIA Adapter)
 326  *-----------------------------------------------------------------------
 327  */
 328
 329 #define CONFIG_IDE_PREINIT      1       /* Use preinit IDE hook */
 330 #define CONFIG_IDE_8xx_PCCARD   1       /* Use IDE with PC Card Adapter */
 331
 332 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 333 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 334 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
 335
 336 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
 337 #define CONFIG_SYS_IDE_MAXDEVICE        1       /* max. 1 drive per IDE bus     */
 338
 339 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 340
 341 #define CONFIG_SYS_ATA_BASE_ADDR        CONFIG_SYS_PCMCIA_MEM_ADDR
 342
 343 /* Offset for data I/O                  */
 344 #define CONFIG_SYS_ATA_DATA_OFFSET      (CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
 345
 346 /* Offset for normal register accesses  */
 347 #define CONFIG_SYS_ATA_REG_OFFSET       (2 * CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
 348
 349 /* Offset for alternate registers       */
 350 #define CONFIG_SYS_ATA_ALT_OFFSET       0x0100
 351
 352 /*-----------------------------------------------------------------------
 353  *
 354  *-----------------------------------------------------------------------
 355  *
 356  */
 357 #define CONFIG_SYS_DER  0
 358
 359 /*
 360  * Init Memory Controller:
 361  *
 362  * BR0/1 and OR0/1 (FLASH)
 363  */
 364
 365 #define FLASH_BASE0_PRELIM      0x40000000      /* FLASH bank #0        */
 366 #define FLASH_BASE1_PRELIM      0x60000000      /* FLASH bank #0        */
 367
 368 /* used to re-map FLASH both when starting from SRAM or FLASH:
 369  * restrict access enough to keep SRAM working (if any)
 370  * but not too much to meddle with FLASH accesses
 371  */
 372 #define CONFIG_SYS_REMAP_OR_AM          0x80000000      /* OR addr mask */
 373 #define CONFIG_SYS_PRELIM_OR_AM 0xE0000000      /* OR addr mask */
 374
 375 /*
 376  * FLASH timing:
 377  */
 378 #define CONFIG_SYS_OR_TIMING_FLASH      (OR_ACS_DIV1  | OR_TRLX | OR_CSNT_SAM | \
 379                                  OR_SCY_3_CLK | OR_EHTR | OR_BI)
 380
 381 #define CONFIG_SYS_OR0_REMAP    (CONFIG_SYS_REMAP_OR_AM  | CONFIG_SYS_OR_TIMING_FLASH)
 382 #define CONFIG_SYS_OR0_PRELIM   (CONFIG_SYS_PRELIM_OR_AM | CONFIG_SYS_OR_TIMING_FLASH)
 383 #define CONFIG_SYS_BR0_PRELIM   ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_V )
 384
 385 #define CONFIG_SYS_OR1_REMAP    CONFIG_SYS_OR0_REMAP
 386 #define CONFIG_SYS_OR1_PRELIM   CONFIG_SYS_OR0_PRELIM
 387 #define CONFIG_SYS_BR1_PRELIM   ((FLASH_BASE1_PRELIM & BR_BA_MSK) | BR_V )
 388
 389 /*
 390  * BR2/3 and OR2/3 (SDRAM)
 391  *
 392  */
 393 #define SDRAM_BASE2_PRELIM      0x00000000      /* SDRAM bank #0        */
 394 #define SDRAM_BASE3_PRELIM      0x20000000      /* SDRAM bank #1        */
 395 #define SDRAM_MAX_SIZE          0x04000000      /* max 64 MB per bank   */
 396
 397 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
 398 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000A00
 399
 400 #define CONFIG_SYS_OR2_PRELIM   (CONFIG_SYS_PRELIM_OR_AM | CONFIG_SYS_OR_TIMING_SDRAM )
 401 #define CONFIG_SYS_BR2_PRELIM   ((SDRAM_BASE2_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
 402
 403 #ifndef CONFIG_CAN_DRIVER
 404 #define CONFIG_SYS_OR3_PRELIM   CONFIG_SYS_OR2_PRELIM
 405 #define CONFIG_SYS_BR3_PRELIM   ((SDRAM_BASE3_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
 406 #else   /* CAN uses CS3#, so we can have only one SDRAM bank anyway */
 407 #define CONFIG_SYS_CAN_BASE             0xC0000000      /* CAN mapped at 0xC0000000     */
 408 #define CONFIG_SYS_CAN_OR_AM            0xFFFF8000      /* 32 kB address mask           */
 409 #define CONFIG_SYS_OR3_CAN              (CONFIG_SYS_CAN_OR_AM | OR_G5LA | OR_BI)
 410 #define CONFIG_SYS_BR3_CAN              ((CONFIG_SYS_CAN_BASE & BR_BA_MSK) | \
 411                                         BR_PS_8 | BR_MS_UPMB | BR_V )
 412 #endif  /* CONFIG_CAN_DRIVER */
 413
 414 /*
 415  * Memory Periodic Timer Prescaler
 416  *
 417  * The Divider for PTA (refresh timer) configuration is based on an
 418  * example SDRAM configuration (64 MBit, one bank). The adjustment to
 419  * the number of chip selects (NCS) and the actually needed refresh
 420  * rate is done by setting MPTPR.
 421  *
 422  * PTA is calculated from
 423  *      PTA = (gclk * Trefresh) / ((2 ^ (2 * DFBRG)) * PTP * NCS)
 424  *
 425  *      gclk      CPU clock (not bus clock!)
 426  *      Trefresh  Refresh cycle * 4 (four word bursts used)
 427  *
 428  * 4096  Rows from SDRAM example configuration
 429  * 1000  factor s -> ms
 430  *   32  PTP (pre-divider from MPTPR) from SDRAM example configuration
 431  *    4  Number of refresh cycles per period
 432  *   64  Refresh cycle in ms per number of rows
 433  * --------------------------------------------
 434  * Divider = 4096 * 32 * 1000 / (4 * 64) = 512000
 435  *
 436  * 50 MHz => 50.000.000 / Divider =  98
 437  * 66 Mhz => 66.000.000 / Divider = 129
 438  * 80 Mhz => 80.000.000 / Divider = 156
 439  */
 440
 441 #define CONFIG_SYS_PTA_PER_CLK  ((4096 * 32 * 1000) / (4 * 64))
 442 #define CONFIG_SYS_MAMR_PTA     98
 443
 444 /*
 445  * For 16 MBit, refresh rates could be 31.3 us
 446  * (= 64 ms / 2K = 125 / quad bursts).
 447  * For a simpler initialization, 15.6 us is used instead.
 448  *
 449  * #define CONFIG_SYS_MPTPR_2BK_2K      MPTPR_PTP_DIV32         for 2 banks
 450  * #define CONFIG_SYS_MPTPR_1BK_2K      MPTPR_PTP_DIV64         for 1 bank
 451  */
 452 #define CONFIG_SYS_MPTPR_2BK_4K MPTPR_PTP_DIV16         /* setting for 2 banks  */
 453 #define CONFIG_SYS_MPTPR_1BK_4K MPTPR_PTP_DIV32         /* setting for 1 bank   */
 454
 455 /* refresh rate 7.8 us (= 64 ms / 8K = 31.2 / quad bursts) for 256 MBit         */
 456 #define CONFIG_SYS_MPTPR_2BK_8K MPTPR_PTP_DIV8          /* setting for 2 banks  */
 457 #define CONFIG_SYS_MPTPR_1BK_8K MPTPR_PTP_DIV16         /* setting for 1 bank   */
 458
 459 /*
 460  * MAMR settings for SDRAM
 461  */
 462
 463 /* 8 column SDRAM */
 464 #define CONFIG_SYS_MAMR_8COL    ((CONFIG_SYS_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE       |   \
 465                          MAMR_AMA_TYPE_0 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A11 |   \
 466                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
 467 /* 9 column SDRAM */
 468 #define CONFIG_SYS_MAMR_9COL    ((CONFIG_SYS_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE       |   \
 469                          MAMR_AMA_TYPE_1 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A10 |   \
 470                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
 471
 472 #define CONFIG_SCC1_ENET
 473 #define CONFIG_FEC_ENET
 474 #define CONFIG_ETHPRIME         "SCC"
 475
 476 #define CONFIG_HWCONFIG         1
 477
 478 #endif  /* __CONFIG_H */