include/configs/TB5200.h

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004-2006
   6  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #ifndef __CONFIG_H
  28 #define __CONFIG_H
  29
  30 /*
  31  * High Level Configuration Options
  32  * (easy to change)
  33  */
  34
  35 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  36 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU) */
  37 #define CONFIG_TQM5200          1       /* ... on TQM5200 module */
  38 #define CONFIG_TB5200           1       /* ... on a TB5200 base board */
  39
  40 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz */
  41
  42 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  43 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  44
  45 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  46 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  47 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  48 #endif
  49
  50 /*
  51  * Serial console configuration
  52  */
  53 #define CONFIG_PSC_CONSOLE      1       /* default console is on PSC1 */
  54 #define CONFIG_SERIAL_MULTI     1       /* support multiple consoles */
  55 #define CONFIG_PSC_CONSOLE2     6       /* second console is on PSC6 */
  56 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  57 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  58
  59 /*
  60  * Video console
  61  */
  62 #if 1
  63 #define CONFIG_VIDEO
  64 #define CONFIG_VIDEO_SM501
  65 #define CONFIG_VIDEO_SM501_32BPP
  66 #define CONFIG_CFB_CONSOLE
  67 #define CONFIG_VIDEO_LOGO
  68 #define CONFIG_VGA_AS_SINGLE_DEVICE
  69 #define CONFIG_CONSOLE_EXTRA_INFO
  70 #define CONFIG_VIDEO_SW_CURSOR
  71 #define CONFIG_SPLASH_SCREEN
  72 #define CFG_CONSOLE_IS_IN_ENV
  73 #endif
  74
  75 #ifdef CONFIG_VIDEO
  76 #define ADD_BMP_CMD             CFG_CMD_BMP
  77 #else
  78 #define ADD_BMP_CMD             0
  79 #endif
  80
  81 /* Partitions */
  82 #define CONFIG_MAC_PARTITION
  83 #define CONFIG_DOS_PARTITION
  84 #define CONFIG_ISO_PARTITION
  85
  86 /* USB */
  87 #define CONFIG_USB_OHCI
  88 #define ADD_USB_CMD             CFG_CMD_USB | CFG_CMD_FAT
  89 #define CONFIG_USB_STORAGE
  90
  91 /* POST support */
  92 #define CONFIG_POST             (CFG_POST_MEMORY   | \
  93                                  CFG_POST_CPU      | \
  94                                  CFG_POST_I2C)
  95
  96 #ifdef CONFIG_POST
  97 #define CFG_CMD_POST_DIAG CFG_CMD_DIAG
  98 /* preserve space for the post_word at end of on-chip SRAM */
  99 #define MPC5XXX_SRAM_POST_SIZE MPC5XXX_SRAM_SIZE-4
 100 #else
 101 #define CFG_CMD_POST_DIAG 0
 102 #endif
 103
 104 /* IDE */
 105 #define ADD_IDE_CMD             (CFG_CMD_IDE | CFG_CMD_FAT | CFG_CMD_EXT2)
 106
 107 /*
 108  * Supported commands
 109  */
 110 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
 111                                 ADD_BMP_CMD     | \
 112                                 ADD_IDE_CMD     | \
 113                                 ADD_PCI_CMD     | \
 114                                 ADD_USB_CMD     | \
 115                                 CFG_CMD_ASKENV  | \
 116                                 CFG_CMD_DATE    | \
 117                                 CFG_CMD_DHCP    | \
 118                                 CFG_CMD_ECHO    | \
 119                                 CFG_CMD_EEPROM  | \
 120                                 CFG_CMD_I2C     | \
 121                                 CFG_CMD_JFFS2   | \
 122                                 CFG_CMD_MII     | \
 123                                 CFG_CMD_NFS     | \
 124                                 CFG_CMD_PING    | \
 125                                 CFG_CMD_POST_DIAG | \
 126                                 CFG_CMD_REGINFO | \
 127                                 CFG_CMD_SNTP    | \
 128                                 CFG_CMD_BSP)
 129
 130 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 131 #include <cmd_confdefs.h>
 132
 133 #define CONFIG_TIMESTAMP                /* display image timestamps */
 134
 135 #if (TEXT_BASE == 0xFC000000)           /* Boot low */
 136 #   define CFG_LOWBOOT          1
 137 #endif
 138
 139 /*
 140  * Autobooting
 141  */
 142 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
 143
 144 #define CONFIG_PREBOOT  "echo;" \
 145         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 146         "echo"
 147
 148 #undef  CONFIG_BOOTARGS
 149
 150 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 151         "netdev=eth0\0"                                                 \
 152         "rootpath=/opt/eldk/ppc_6xx\0"                                  \
 153         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 154         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 155                 "nfsroot=${serverip}:${rootpath}\0"                     \
 156         "addip=setenv bootargs ${bootargs} "                            \
 157                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 158                 ":${hostname}:${netdev}:off panic=1\0"                  \
 159         "flash_self=run ramargs addip;"                                 \
 160                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 161         "flash_nfs=run nfsargs addip;"                                  \
 162                 "bootm ${kernel_addr}\0"                                \
 163         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
 164         "bootfile=/tftpboot/tqm5200/uImage\0"                           \
 165         "load=tftp 200000 $(u-boot)\0"                                  \
 166         "u-boot=/tftpboot/tqm5200/u-boot.bin\0"                         \
 167         "update=protect off FC000000 FC05FFFF;"                         \
 168                 "erase FC000000 FC05FFFF;"                              \
 169                 "cp.b 200000 FC000000 ${filesize};"                     \
 170                 "protect on FC000000 FC05FFFF\0"                        \
 171         ""
 172
 173 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 174
 175 /*
 176  * IPB Bus clocking configuration.
 177  */
 178 #define CFG_IPBSPEED_133                /* define for 133MHz speed */
 179
 180 #if defined(CFG_IPBSPEED_133)
 181 /*
 182  * PCI Bus clocking configuration
 183  *
 184  * Actually a PCI Clock of 66 MHz is only set (in cpu_init.c) if
 185  * CFG_IPBSPEED_133 is defined. This is because a PCI Clock of 66 MHz yet hasn't
 186  * been tested with a IPB Bus Clock of 66 MHz.
 187  */
 188 #define CFG_PCISPEED_66                 /* define for 66MHz speed */
 189 #endif
 190
 191 /*
 192  * I2C configuration
 193  */
 194 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 195 #define CFG_I2C_MODULE          2       /* Select I2C module #2 */
 196
 197 /*
 198  * I2C clock frequency
 199  *
 200  * Please notice, that the resulting clock frequency could differ from the
 201  * configured value. This is because the I2C clock is derived from system
 202  * clock over a frequency divider with only a few divider values. U-boot
 203  * calculates the best approximation for CFG_I2C_SPEED. However the calculated
 204  * approximation allways lies below the configured value, never above.
 205  */
 206 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 207 #define CFG_I2C_SLAVE           0x7F
 208
 209 /*
 210  * EEPROM configuration for onboard EEPROM M24C32 (M24C64 should work
 211  * also). For other EEPROMs configuration should be verified. On Mini-FAP the
 212  * EEPROM (24C64) is on the same I2C address (but on other I2C bus), so the
 213  * same configuration could be used.
 214  */
 215 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
 216 #define CFG_I2C_EEPROM_ADDR_LEN         2
 217 #define CFG_EEPROM_PAGE_WRITE_BITS      5       /* =32 Bytes per write */
 218 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  20
 219
 220 /* List of I2C addresses to be verified by POST */
 221 #undef I2C_ADDR_LIST
 222 #define I2C_ADDR_LIST   {       CFG_I2C_EEPROM_ADDR,    \
 223                                 CFG_I2C_RTC_ADDR,       \
 224                                 CFG_I2C_SLAVE }
 225
 226 /*
 227  * Flash configuration
 228  */
 229 #define CFG_FLASH_BASE          TEXT_BASE /* 0xFC000000 */
 230
 231 /* use CFI flash driver if no module variant is spezified */
 232 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant */
 233 #define CFG_FLASH_CFI_DRIVER    1       /* Use the common driver */
 234 #define CFG_FLASH_BANKS_LIST    { CFG_BOOTCS_START }
 235 #define CFG_FLASH_EMPTY_INFO
 236 #define CFG_FLASH_SIZE          0x04000000 /* 64 MByte */
 237 #define CFG_MAX_FLASH_SECT      512     /* max num of sects on one chip */
 238 #define CFG_FLASH_USE_BUFFER_WRITE      1
 239
 240 #if !defined(CFG_LOWBOOT)
 241 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00760000 + 0x00800000)
 242 #else   /* CFG_LOWBOOT */
 243 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00060000)
 244 #endif  /* CFG_LOWBOOT */
 245 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks
 246                                            (= chip selects) */
 247 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 248 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 249
 250 /* Dynamic MTD partition support */
 251 #define CONFIG_JFFS2_CMDLINE
 252 #define MTDIDS_DEFAULT          "nor0=TQM5200-0"
 253 #define MTDPARTS_DEFAULT        "mtdparts=TQM5200-0:640k(firmware),"    \
 254                                                 "1408k(kernel),"        \
 255                                                 "2m(initrd),"           \
 256                                                 "4m(small-fs),"         \
 257                                                 "16m(big-fs),"          \
 258                                                 "8m(misc)"
 259
 260 /*
 261  * Environment settings
 262  */
 263 #define CFG_ENV_IS_IN_FLASH     1
 264 #define CFG_ENV_SIZE            0x10000
 265 #define CFG_ENV_SECT_SIZE       0x20000
 266 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR + CFG_ENV_SECT_SIZE)
 267 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 268
 269 /*
 270  * Memory map
 271  */
 272 #define CFG_MBAR                0xF0000000
 273 #define CFG_SDRAM_BASE          0x00000000
 274 #define CFG_DEFAULT_MBAR        0x80000000
 275
 276 /* Use ON-Chip SRAM until RAM will be available */
 277 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 278 #ifdef CONFIG_POST
 279 /* preserve space for the post_word at end of on-chip SRAM */
 280 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
 281 #else
 282 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
 283 #endif
 284
 285
 286 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 287 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 288 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 289
 290 #define CFG_MONITOR_BASE        TEXT_BASE
 291 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 292 #   define CFG_RAMBOOT          1
 293 #endif
 294
 295 #define CFG_MONITOR_LEN         (384 << 10)     /* Reserve 384 kB for Monitor   */
 296 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 256 kB for malloc()  */
 297 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 298
 299 /*
 300  * Ethernet configuration
 301  */
 302 #define CONFIG_MPC5xxx_FEC      1
 303 /*
 304  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
 305  */
 306 /* #define CONFIG_FEC_10MBIT 1 */
 307 #define CONFIG_PHY_ADDR         0x00
 308
 309 /*
 310  * GPIO configuration
 311  *
 312  * use pin gpio_wkup_6 as second SDRAM chip select (mem_cs1):
 313  *      Bit 0 (mask: 0x80000000): 1
 314  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
 315  *      00 -> No Alternatives, CAN1/2 on PSC2 according to PSC2 setting.
 316  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1.
 317  *            Use for REV200 STK52XX boards. Do not use with REV100 modules
 318  *            (because, there I2C1 is used as I2C bus)
 319  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
 320  * use PSC2 as CAN: Bits 25:27 (mask: 0x00000030)
 321  *      000 -> All PSC2 pins are GIOPs
 322  *      001 -> CAN1/2 on PSC2 pins
 323  *             Use for REV100 STK52xx boards
 324  * use PSC3: Bits 20:23 (mask: 0x00000300):
 325  *      0001 -> USB2
 326  *      0000 -> GPIO
 327  * use PSC6:
 328  *   on STK52xx:
 329  *      use as UART. Pins PSC6_0 to PSC6_3 are used.
 330  *      Bits 9:11 (mask: 0x00700000):
 331  *         101 -> PSC6 : Extended POST test is not available
 332  *   on MINI-FAP and TQM5200_IB:
 333  *      use PSC6_0 to PSC6_3 as GPIO: Bits 9:11 (mask: 0x00700000):
 334  *         000 -> PSC6 could not be used as UART, CODEC or IrDA
 335  *   GPIO on PSC6_3 is used in post_hotkeys_pressed() to enable extended POST
 336  *   tests.
 337  */
 338 #define CFG_GPS_PORT_CONFIG     0x81500114
 339
 340 /*
 341  * RTC configuration
 342  */
 343 #define CONFIG_RTC_M41T11       1
 344 #define CFG_I2C_RTC_ADDR        0x68
 345 #define CFG_M41T11_BASE_YEAR    1900    /* because Linux uses the same base
 346                                            year */
 347
 348 /*
 349  * Miscellaneous configurable options
 350  */
 351 #define CFG_LONGHELP                    /* undef to save memory     */
 352 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 353 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 354 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 355 #else
 356 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 357 #endif
 358 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 359 #define CFG_MAXARGS             16      /* max number of command args   */
 360 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 361
 362 /* Enable an alternate, more extensive memory test */
 363 #define CFG_ALT_MEMTEST
 364
 365 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 366 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 367
 368 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 369
 370 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 371
 372 /*
 373  * Enable loopw commando. This has only affect, if CFG_CMD_MEM is defined,
 374  * which is normally part of the default commands (CFV_CMD_DFL)
 375  */
 376 #define CONFIG_LOOPW
 377
 378 /*
 379  * Various low-level settings
 380  */
 381 #if defined(CONFIG_MPC5200)
 382 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 383 #define CFG_HID0_FINAL          HID0_ICE
 384 #else
 385 #define CFG_HID0_INIT           0
 386 #define CFG_HID0_FINAL          0
 387 #endif
 388
 389 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 390 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 391 #ifdef CFG_PCISPEED_66
 392 #define CFG_BOOTCS_CFG          0x0008DF30 /* for pci_clk  = 66 MHz */
 393 #else
 394 #define CFG_BOOTCS_CFG          0x0004DF30 /* for pci_clk = 33 MHz */
 395 #endif
 396 #define CFG_CS0_START           CFG_FLASH_BASE
 397 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 398
 399 /* automatic configuration of chip selects */
 400 #ifdef CONFIG_CS_AUTOCONF
 401 #define CONFIG_LAST_STAGE_INIT
 402 #endif
 403
 404 /*
 405  * SRAM - Do not map below 2 GB in address space, because this area is used
 406  * for SDRAM autosizing.
 407  */
 408 #if defined (CONFIG_CS_AUTOCONF)
 409 #define CFG_CS2_START           0xE5000000
 410 #define CFG_CS2_SIZE            0x100000        /* 1 MByte */
 411 #define CFG_CS2_CFG             0x0004D930
 412 #endif
 413
 414 /*
 415  * Grafic controller - Do not map below 2 GB in address space, because this
 416  * area is used for SDRAM autosizing.
 417  */
 418 #if defined (CONFIG_CS_AUTOCONF)
 419 #define SM501_FB_BASE           0xE0000000
 420 #define CFG_CS1_START           (SM501_FB_BASE)
 421 #define CFG_CS1_SIZE            0x4000000       /* 64 MByte */
 422 #define CFG_CS1_CFG             0x8F48FF70
 423 #define SM501_MMIO_BASE         CFG_CS1_START + 0x03E00000
 424 #endif
 425
 426 #define CFG_CS_BURST            0x00000000
 427 #define CFG_CS_DEADCYCLE        0x33333311      /* 1 dead cycle for flash and SM501 */
 428
 429 #define CFG_RESET_ADDRESS       0xff000000
 430
 431 /*-----------------------------------------------------------------------
 432  * USB stuff
 433  *-----------------------------------------------------------------------
 434  */
 435 #define CONFIG_USB_CLOCK        0x0001BBBB
 436 #define CONFIG_USB_CONFIG       0x00001000
 437
 438 /*-----------------------------------------------------------------------
 439  * IDE/ATA stuff Supports IDE harddisk
 440  *-----------------------------------------------------------------------
 441  */
 442
 443 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
 444
 445 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 446 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 447
 448 #define CONFIG_IDE_RESET                /* reset for ide supported      */
 449 #define CONFIG_IDE_PREINIT
 450
 451 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 452 #define CFG_IDE_MAXDEVICE       2       /* max. 2 drives per IDE bus    */
 453
 454 #define CFG_ATA_IDE0_OFFSET     0x0000
 455
 456 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
 457
 458 /* Offset for data I/O                  */
 459 #define CFG_ATA_DATA_OFFSET     (0x0060)
 460
 461 /* Offset for normal register accesses  */
 462 #define CFG_ATA_REG_OFFSET      (CFG_ATA_DATA_OFFSET)
 463
 464 /* Offset for alternate registers       */
 465 #define CFG_ATA_ALT_OFFSET      (0x005C)
 466
 467 /* Interval between registers                                                */
 468 #define CFG_ATA_STRIDE          4
 469
 470 #endif /* __CONFIG_H */