include/configs/TB5200.h

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004-2006
   6  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #ifndef __CONFIG_H
  28 #define __CONFIG_H
  29
  30 /*
  31  * High Level Configuration Options
  32  * (easy to change)
  33  */
  34
  35 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  36 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU) */
  37 #define CONFIG_TQM5200          1       /* ... on TQM5200 module */
  38 #define CONFIG_TB5200           1       /* ... on a TB5200 base board */
  39
  40 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz */
  41
  42 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  43 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  44
  45 /*
  46  * Serial console configuration
  47  */
  48 #define CONFIG_PSC_CONSOLE      1       /* default console is on PSC1 */
  49 #define CONFIG_SERIAL_MULTI     1       /* support multiple consoles */
  50 #define CONFIG_PSC_CONSOLE2     6       /* second console is on PSC6 */
  51 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  52 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  53
  54 /*
  55  * Video console
  56  */
  57 #if 1
  58 #define CONFIG_VIDEO
  59 #define CONFIG_VIDEO_SM501
  60 #define CONFIG_VIDEO_SM501_32BPP
  61 #define CONFIG_CFB_CONSOLE
  62 #define CONFIG_VIDEO_LOGO
  63 #define CONFIG_VGA_AS_SINGLE_DEVICE
  64 #define CONFIG_CONSOLE_EXTRA_INFO
  65 #define CONFIG_VIDEO_SW_CURSOR
  66 #define CONFIG_SPLASH_SCREEN
  67 #define CFG_CONSOLE_IS_IN_ENV
  68 #endif
  69
  70 /* Partitions */
  71 #define CONFIG_MAC_PARTITION
  72 #define CONFIG_DOS_PARTITION
  73 #define CONFIG_ISO_PARTITION
  74
  75 /* USB */
  76 #define CONFIG_USB_OHCI
  77 #define CONFIG_USB_STORAGE
  78
  79 /* POST support */
  80 #define CONFIG_POST             (CFG_POST_MEMORY   | \
  81                                  CFG_POST_CPU      | \
  82                                  CFG_POST_I2C)
  83
  84 #ifdef CONFIG_POST
  85 /* preserve space for the post_word at end of on-chip SRAM */
  86 #define MPC5XXX_SRAM_POST_SIZE MPC5XXX_SRAM_SIZE-4
  87 #endif
  88
  89
  90 /*
  91  * Command line configuration.
  92  */
  93 #include <config_cmd_default.h>
  94
  95 #define CONFIG_CMD_ASKENV
  96 #define CONFIG_CMD_DATE
  97 #define CONFIG_CMD_DHCP
  98 #define CONFIG_CMD_ECHO
  99 #define CONFIG_CMD_EEPROM
 100 #define CONFIG_CMD_EXT2
 101 #define CONFIG_CMD_FAT
 102 #define CONFIG_CMD_I2C
 103 #define CONFIG_CMD_IDE
 104 #define CONFIG_CMD_JFFS2
 105 #define CONFIG_CMD_MII
 106 #define CONFIG_CMD_NFS
 107 #define CONFIG_CMD_PING
 108 #define CONFIG_CMD_REGINFO
 109 #define CONFIG_CMD_SNTP
 110 #define CONFIG_CMD_BSP
 111 #define CONFIG_CMD_USB
 112
 113 #ifdef CONFIG_VIDEO
 114 #define CONFIG_CMD_BMP
 115 #endif
 116
 117 #ifdef CONFIG_POST
 118 #define CONFIG__CMD_DIAG
 119 #endif
 120
 121
 122 #define CONFIG_TIMESTAMP                /* display image timestamps */
 123
 124 #if (TEXT_BASE == 0xFC000000)           /* Boot low */
 125 #   define CFG_LOWBOOT          1
 126 #endif
 127
 128 /*
 129  * Autobooting
 130  */
 131 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
 132
 133 #define CONFIG_PREBOOT  "echo;" \
 134         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 135         "echo"
 136
 137 #undef  CONFIG_BOOTARGS
 138
 139 #if defined(CONFIG_TQM5200_B)
 140 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 141         "netdev=eth0\0"                                                 \
 142         "rootpath=/opt/eldk/ppc_6xx\0"                                  \
 143         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 144         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 145                 "nfsroot=${serverip}:${rootpath}\0"                     \
 146         "addip=setenv bootargs ${bootargs} "                            \
 147                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 148                 ":${hostname}:${netdev}:off panic=1\0"                  \
 149         "flash_self=run ramargs addip;"                                 \
 150                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 151         "flash_nfs=run nfsargs addip;"                                  \
 152                 "bootm ${kernel_addr}\0"                                \
 153         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
 154         "bootfile=/tftpboot/tqm5200/uImage\0"                           \
 155         "load=tftp 200000 ${u-boot}\0"                                  \
 156         "u-boot=/tftpboot/tqm5200/u-boot.bin\0"                         \
 157         "update=protect off FC000000 FC07FFFF;"                         \
 158                 "erase FC000000 FC07FFFF;"                              \
 159                 "cp.b 200000 FC000000 ${filesize};"                     \
 160                 "protect on FC000000 FC07FFFF\0"                        \
 161         ""
 162 #else
 163 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 164         "netdev=eth0\0"                                                 \
 165         "rootpath=/opt/eldk/ppc_6xx\0"                                  \
 166         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 167         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 168                 "nfsroot=${serverip}:${rootpath}\0"                     \
 169         "addip=setenv bootargs ${bootargs} "                            \
 170                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 171                 ":${hostname}:${netdev}:off panic=1\0"                  \
 172         "flash_self=run ramargs addip;"                                 \
 173                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 174         "flash_nfs=run nfsargs addip;"                                  \
 175                 "bootm ${kernel_addr}\0"                                \
 176         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
 177         "bootfile=/tftpboot/tqm5200/uImage\0"                           \
 178         "load=tftp 200000 $(u-boot)\0"                                  \
 179         "u-boot=/tftpboot/tqm5200/u-boot.bin\0"                         \
 180         "update=protect off FC000000 FC05FFFF;"                         \
 181                 "erase FC000000 FC05FFFF;"                              \
 182                 "cp.b 200000 FC000000 ${filesize};"                     \
 183                 "protect on FC000000 FC05FFFF\0"                        \
 184         ""
 185 #endif /* CONFIG_TQM5200_B */
 186
 187 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 188
 189 /*
 190  * IPB Bus clocking configuration.
 191  */
 192 #define CFG_IPBCLK_EQUALS_XLBCLK                /* define for 133MHz speed */
 193
 194 #if defined(CFG_IPBCLK_EQUALS_XLBCLK)
 195 /*
 196  * PCI Bus clocking configuration
 197  *
 198  * Actually a PCI Clock of 66 MHz is only set (in cpu_init.c) if
 199  * CFG_IPBCLK_EQUALS_XLBCLK is defined. This is because a PCI Clock
 200  * of 66 MHz yet hasn't been tested with a IPB Bus Clock of 66 MHz.
 201  */
 202 #define CFG_PCICLK_EQUALS_IPBCLK_DIV2           /* define for 66MHz speed */
 203 #endif
 204
 205 /*
 206  * I2C configuration
 207  */
 208 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 209 #define CFG_I2C_MODULE          2       /* Select I2C module #2 */
 210
 211 /*
 212  * I2C clock frequency
 213  *
 214  * Please notice, that the resulting clock frequency could differ from the
 215  * configured value. This is because the I2C clock is derived from system
 216  * clock over a frequency divider with only a few divider values. U-boot
 217  * calculates the best approximation for CFG_I2C_SPEED. However the calculated
 218  * approximation allways lies below the configured value, never above.
 219  */
 220 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 221 #define CFG_I2C_SLAVE           0x7F
 222
 223 /*
 224  * EEPROM configuration for onboard EEPROM M24C32 (M24C64 should work
 225  * also). For other EEPROMs configuration should be verified. On Mini-FAP the
 226  * EEPROM (24C64) is on the same I2C address (but on other I2C bus), so the
 227  * same configuration could be used.
 228  */
 229 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
 230 #define CFG_I2C_EEPROM_ADDR_LEN         2
 231 #define CFG_EEPROM_PAGE_WRITE_BITS      5       /* =32 Bytes per write */
 232 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  20
 233
 234 /* List of I2C addresses to be verified by POST */
 235 #undef I2C_ADDR_LIST
 236 #define I2C_ADDR_LIST   {       CFG_I2C_EEPROM_ADDR,    \
 237                                 CFG_I2C_RTC_ADDR,       \
 238                                 CFG_I2C_SLAVE }
 239
 240 /*
 241  * Flash configuration
 242  */
 243 #define CFG_FLASH_BASE          TEXT_BASE /* 0xFC000000 */
 244
 245 /* use CFI flash driver */
 246 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant */
 247 #define CFG_FLASH_CFI_DRIVER    1       /* Use the common driver */
 248 #define CFG_FLASH_BANKS_LIST    { CFG_BOOTCS_START }
 249 #define CFG_FLASH_EMPTY_INFO
 250 #define CFG_FLASH_SIZE          0x04000000 /* 64 MByte */
 251 #define CFG_MAX_FLASH_SECT      512     /* max num of sects on one chip */
 252 #define CFG_FLASH_USE_BUFFER_WRITE      1
 253
 254 #if !defined(CFG_LOWBOOT)
 255 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00760000 + 0x00800000)
 256 #else   /* CFG_LOWBOOT */
 257 #if defined(CONFIG_TQM5200_B)
 258 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00080000)
 259 #else
 260 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00060000)
 261 #endif /* CONFIG_TQM5200_B */
 262 #endif  /* CFG_LOWBOOT */
 263 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks
 264                                            (= chip selects) */
 265
 266 /* Dynamic MTD partition support */
 267 #define CONFIG_JFFS2_CMDLINE
 268 #define MTDIDS_DEFAULT          "nor0=TQM5200-0"
 269 #if defined(CONFIG_TQM5200_B)
 270 #define MTDPARTS_DEFAULT        "mtdparts=TQM5200-0:768k(firmware),"    \
 271                                                 "1280k(kernel),"        \
 272                                                 "2m(initrd),"           \
 273                                                 "4m(small-fs),"         \
 274                                                 "16m(big-fs),"          \
 275                                                 "8m(misc)"
 276 #else
 277 #define MTDPARTS_DEFAULT        "mtdparts=TQM5200-0:640k(firmware),"    \
 278                                                 "1408k(kernel),"        \
 279                                                 "2m(initrd),"           \
 280                                                 "4m(small-fs),"         \
 281                                                 "16m(big-fs),"          \
 282                                                 "8m(misc)"
 283 #endif /* CONFIG_TQM5200_B */
 284
 285 /*
 286  * Environment settings
 287  */
 288 #define CFG_ENV_IS_IN_FLASH     1
 289 #define CFG_ENV_SIZE            0x10000
 290 #if defined(CONFIG_TQM5200_B)
 291 #define CFG_ENV_SECT_SIZE       0x40000
 292 #else
 293 #define CFG_ENV_SECT_SIZE       0x20000
 294 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR + CFG_ENV_SECT_SIZE)
 295 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 296 #endif /* CONFIG_TQM5200_B */
 297
 298 /*
 299  * Memory map
 300  */
 301 #define CFG_MBAR                0xF0000000
 302 #define CFG_SDRAM_BASE          0x00000000
 303 #define CFG_DEFAULT_MBAR        0x80000000
 304
 305 /* Use ON-Chip SRAM until RAM will be available */
 306 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 307 #ifdef CONFIG_POST
 308 /* preserve space for the post_word at end of on-chip SRAM */
 309 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
 310 #else
 311 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
 312 #endif
 313
 314
 315 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 316 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 317 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 318
 319 #define CFG_MONITOR_BASE        TEXT_BASE
 320 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 321 #   define CFG_RAMBOOT          1
 322 #endif
 323
 324 #if defined(CONFIG_TQM5200_B)
 325 #define CFG_MONITOR_LEN         (512 << 10)     /* Reserve 512 kB for Monitor   */
 326 #else
 327 #define CFG_MONITOR_LEN         (384 << 10)     /* Reserve 384 kB for Monitor   */
 328 #endif /* CONFIG_TQM5200_B */
 329 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 256 kB for malloc()  */
 330 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 331
 332 /*
 333  * Ethernet configuration
 334  */
 335 #define CONFIG_MPC5xxx_FEC      1
 336 /*
 337  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
 338  */
 339 /* #define CONFIG_FEC_10MBIT 1 */
 340 #define CONFIG_PHY_ADDR         0x00
 341
 342 /*
 343  * GPIO configuration
 344  *
 345  * use pin gpio_wkup_6 as second SDRAM chip select (mem_cs1):
 346  *      Bit 0 (mask: 0x80000000): 1
 347  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
 348  *      00 -> No Alternatives, CAN1/2 on PSC2 according to PSC2 setting.
 349  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1.
 350  *            Use for REV200 STK52XX boards. Do not use with REV100 modules
 351  *            (because, there I2C1 is used as I2C bus)
 352  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
 353  * use PSC2 as CAN: Bits 25:27 (mask: 0x00000030)
 354  *      000 -> All PSC2 pins are GIOPs
 355  *      001 -> CAN1/2 on PSC2 pins
 356  *             Use for REV100 STK52xx boards
 357  * use PSC3: Bits 20:23 (mask: 0x00000300):
 358  *      0001 -> USB2
 359  *      0000 -> GPIO
 360  * use PSC6:
 361  *   on STK52xx:
 362  *      use as UART. Pins PSC6_0 to PSC6_3 are used.
 363  *      Bits 9:11 (mask: 0x00700000):
 364  *         101 -> PSC6 : Extended POST test is not available
 365  *   on MINI-FAP and TQM5200_IB:
 366  *      use PSC6_0 to PSC6_3 as GPIO: Bits 9:11 (mask: 0x00700000):
 367  *         000 -> PSC6 could not be used as UART, CODEC or IrDA
 368  *   GPIO on PSC6_3 is used in post_hotkeys_pressed() to enable extended POST
 369  *   tests.
 370  */
 371 #define CFG_GPS_PORT_CONFIG     0x81500114
 372
 373 /*
 374  * RTC configuration
 375  */
 376 #define CONFIG_RTC_M41T11       1
 377 #define CFG_I2C_RTC_ADDR        0x68
 378 #define CFG_M41T11_BASE_YEAR    1900    /* because Linux uses the same base
 379                                            year */
 380
 381 /*
 382  * Miscellaneous configurable options
 383  */
 384 #define CFG_LONGHELP                    /* undef to save memory     */
 385 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 386 #if defined(CONFIG_CMD_KGDB)
 387 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 388 #else
 389 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 390 #endif
 391 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 392 #define CFG_MAXARGS             16      /* max number of command args   */
 393 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 394
 395 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
 396 #if defined(CONFIG_CMD_KGDB)
 397 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
 398 #endif
 399
 400 /* Enable an alternate, more extensive memory test */
 401 #define CFG_ALT_MEMTEST
 402
 403 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 404 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 405
 406 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 407
 408 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 409
 410 /*
 411  * Enable loopw commando. This has only affect, if CFG_CMD_MEM is defined,
 412  * which is normally part of the default commands (CFV_CMD_DFL)
 413  */
 414 #define CONFIG_LOOPW
 415
 416 /*
 417  * Various low-level settings
 418  */
 419 #if defined(CONFIG_MPC5200)
 420 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 421 #define CFG_HID0_FINAL          HID0_ICE
 422 #else
 423 #define CFG_HID0_INIT           0
 424 #define CFG_HID0_FINAL          0
 425 #endif
 426
 427 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 428 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 429 #ifdef CFG_PCICLK_EQUALS_IPBCLK_DIV2
 430 #define CFG_BOOTCS_CFG          0x0008DF30 /* for pci_clk  = 66 MHz */
 431 #else
 432 #define CFG_BOOTCS_CFG          0x0004DF30 /* for pci_clk = 33 MHz */
 433 #endif
 434 #define CFG_CS0_START           CFG_FLASH_BASE
 435 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 436
 437 #define CONFIG_LAST_STAGE_INIT
 438
 439 /*
 440  * SRAM - Do not map below 2 GB in address space, because this area is used
 441  * for SDRAM autosizing.
 442  */
 443 #define CFG_CS2_START           0xE5000000
 444 #define CFG_CS2_SIZE            0x100000        /* 1 MByte */
 445 #define CFG_CS2_CFG             0x0004D930
 446
 447 /*
 448  * Grafic controller - Do not map below 2 GB in address space, because this
 449  * area is used for SDRAM autosizing.
 450  */
 451 #define SM501_FB_BASE           0xE0000000
 452 #define CFG_CS1_START           (SM501_FB_BASE)
 453 #define CFG_CS1_SIZE            0x4000000       /* 64 MByte */
 454 #define CFG_CS1_CFG             0x8F48FF70
 455 #define SM501_MMIO_BASE         CFG_CS1_START + 0x03E00000
 456
 457 #define CFG_CS_BURST            0x00000000
 458 #define CFG_CS_DEADCYCLE        0x33333311      /* 1 dead cycle for flash and SM501 */
 459
 460 #define CFG_RESET_ADDRESS       0xff000000
 461
 462 /*-----------------------------------------------------------------------
 463  * USB stuff
 464  *-----------------------------------------------------------------------
 465  */
 466 #define CONFIG_USB_CLOCK        0x0001BBBB
 467 #define CONFIG_USB_CONFIG       0x00001000
 468
 469 /*-----------------------------------------------------------------------
 470  * IDE/ATA stuff Supports IDE harddisk
 471  *-----------------------------------------------------------------------
 472  */
 473
 474 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
 475
 476 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 477 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 478
 479 #define CONFIG_IDE_RESET                /* reset for ide supported      */
 480 #define CONFIG_IDE_PREINIT
 481
 482 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 483 #define CFG_IDE_MAXDEVICE       2       /* max. 2 drives per IDE bus    */
 484
 485 #define CFG_ATA_IDE0_OFFSET     0x0000
 486
 487 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
 488
 489 /* Offset for data I/O                  */
 490 #define CFG_ATA_DATA_OFFSET     (0x0060)
 491
 492 /* Offset for normal register accesses  */
 493 #define CFG_ATA_REG_OFFSET      (CFG_ATA_DATA_OFFSET)
 494
 495 /* Offset for alternate registers       */
 496 #define CFG_ATA_ALT_OFFSET      (0x005C)
 497
 498 /* Interval between registers                                                */
 499 #define CFG_ATA_STRIDE          4
 500
 501 #endif /* __CONFIG_H */