64f23205744a8b833a08be583263796e63c473e6
[platform/kernel/u-boot.git] / include / configs / SBC8540.h
1 /*
2  * (C) Copyright 2002,2003 Motorola,Inc.
3  * Xianghua Xiao <X.Xiao@motorola.com>
4  *
5  * (C) Copyright 2004 Wind River Systems Inc <www.windriver.com>.
6  * Added support for Wind River SBC8540 board
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 /* mpc8560ads board configuration file */
28 /* please refer to doc/README.mpc85xx for more info */
29 /* make sure you change the MAC address and other network params first,
30  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
31  */
32
33 #ifndef __CONFIG_H
34 #define __CONFIG_H
35
36 #if XXX
37 #define DEBUG                 /* General debug */
38 #define ET_DEBUG
39 #endif
40 #define TSEC_DEBUG
41
42 /* High Level Configuration Options */
43 #define CONFIG_BOOKE            1       /* BOOKE                        */
44 #define CONFIG_E500             1       /* BOOKE e500 family            */
45 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560              */
46 #define CONFIG_MPC85xx_REV1     1       /* MPC85xx Rev 1.0 chip         */
47
48
49 #define CONFIG_CPM2             1       /* has CPM2 */
50
51 #define CONFIG_SBC8540          1       /* configuration for SBC8560 board */
52 #define CONFIG_MPC8540          1
53
54 #define CONFIG_MPC8560ADS       1       /* MPC8560ADS board specific (supplement)       */
55
56 #define CONFIG_TSEC_ENET                /* tsec ethernet support        */
57 #undef  CONFIG_PCI                      /* pci ethernet support         */
58 #undef  CONFIG_ETHER_ON_FCC             /* cpm FCC ethernet support     */
59
60 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
61
62 #define CONFIG_ENV_OVERWRITE
63
64 /* Using Localbus SDRAM to emulate flash before we can program the flash,
65  * normally you need a flash-boot image(u-boot.bin), if so undef this.
66  */
67 #undef CONFIG_RAM_AS_FLASH
68
69 #if defined(CONFIG_PCI_66)                      /* some PCI card is 33Mhz only  */
70   #define CONFIG_SYS_CLK_FREQ   66000000        /* sysclk for MPC85xx           */
71 #else
72   #define CONFIG_SYS_CLK_FREQ   33000000        /* most pci cards are 33Mhz     */
73 #endif
74
75 /* below can be toggled for performance analysis. otherwise use default */
76 #define CONFIG_L2_CACHE                     /* toggle L2 cache          */
77 #undef  CONFIG_BTB                          /* toggle branch predition  */
78 #undef  CONFIG_ADDR_STREAMING               /* toggle addr streaming    */
79
80 #define CONFIG_BOARD_EARLY_INIT_F 1         /* Call board_early_init_f  */
81
82 #undef  CFG_DRAM_TEST                       /* memory test, takes time  */
83 #define CFG_MEMTEST_START       0x00200000  /* memtest region */
84 #define CFG_MEMTEST_END         0x00400000
85
86 #if (defined(CONFIG_PCI) && defined(CONFIG_TSEC_ENET) || \
87      defined(CONFIG_PCI) && defined(CONFIG_ETHER_ON_FCC) || \
88      defined(CONFIG_TSEC_ENET) && defined(CONFIG_ETHER_ON_FCC))
89 #error "You can only use ONE of PCI Ethernet Card or TSEC Ethernet or CPM FCC."
90 #endif
91
92 /*
93  * Base addresses -- Note these are effective addresses where the
94  * actual resources get mapped (not physical addresses)
95  */
96 #define CFG_CCSRBAR_DEFAULT     0xff700000      /* CCSRBAR Default      */
97
98 #if XXX
99   #define CFG_CCSRBAR           0xfdf00000      /* relocated CCSRBAR    */
100 #else
101   #define CFG_CCSRBAR           0xff700000      /* default CCSRBAR      */
102 #endif
103 #define CFG_CCSRBAR_PHYS        CFG_CCSRBAR     /* physical addr of CCSRBAR */
104 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR   */
105
106 #define CFG_SDRAM_SIZE          512             /* DDR is 512MB */
107
108 /* DDR Setup */
109 #define CONFIG_FSL_DDR1
110 #undef CONFIG_FSL_DDR_INTERACTIVE
111 #undef  CONFIG_DDR_ECC                          /* only for ECC DDR module      */
112 #undef  CONFIG_SPD_EEPROM                       /* Use SPD EEPROM for DDR setup */
113 #undef  CONFIG_DDR_SPD
114
115 #if defined(CONFIG_MPC85xx_REV1)
116   #define CONFIG_DDR_DLL                        /* possible DLL fix needed      */
117 #endif
118
119 #undef  CONFIG_DDR_ECC                      /* only for ECC DDR module */
120 #undef CONFIG_ECC_INIT_VIA_DDRCONTROLLER        /* DDR controller or DMA? */
121 #define CONFIG_MEM_INIT_VALUE   0xDeadBeef
122
123 #define CFG_DDR_SDRAM_BASE      0x00000000
124 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
125 #define CONFIG_VERY_BIG_RAM
126
127 #define CONFIG_NUM_DDR_CONTROLLERS      1
128 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
129 #define CONFIG_CHIP_SELECTS_PER_CTRL    2
130
131 /* I2C addresses of SPD EEPROMs */
132 #define SPD_EEPROM_ADDRESS      0x55    /* CTLR 0 DIMM 0 */
133
134 #undef CONFIG_CLOCKS_IN_MHZ
135
136 #if defined(CONFIG_RAM_AS_FLASH)
137   #define CFG_LBC_SDRAM_BASE    0xfc000000      /* Localbus SDRAM */
138   #define CFG_FLASH_BASE        0xf8000000      /* start of FLASH 8M  */
139   #define CFG_BR0_PRELIM        0xf8000801      /* port size 8bit */
140   #define CFG_OR0_PRELIM        0xf8000ff7      /* 8MB Flash            */
141 #else /* Boot from real Flash */
142   #define CFG_LBC_SDRAM_BASE    0xf8000000      /* Localbus SDRAM */
143   #define CFG_FLASH_BASE        0xff800000      /* start of FLASH 8M    */
144   #define CFG_BR0_PRELIM        0xff800801      /* port size 8bit      */
145   #define CFG_OR0_PRELIM        0xff800ff7      /* 8MB Flash            */
146 #endif
147 #define CFG_LBC_SDRAM_SIZE      64              /* LBC SDRAM is 64MB    */
148
149 /* local bus definitions */
150 #define CFG_BR1_PRELIM          0xe4001801      /* 64M, 32-bit flash */
151 #define CFG_OR1_PRELIM          0xfc000ff7
152
153 #define CFG_BR2_PRELIM          0x00000000      /* CS2 not used */
154 #define CFG_OR2_PRELIM          0x00000000
155
156 #define CFG_BR3_PRELIM          0xf0001861      /* 64MB localbus SDRAM  */
157 #define CFG_OR3_PRELIM          0xfc000cc1
158
159 #if defined(CONFIG_RAM_AS_FLASH)
160   #define CFG_BR4_PRELIM        0xf4001861      /* 64M localbus SDRAM */
161 #else
162   #define CFG_BR4_PRELIM        0xf8001861      /* 64M localbus SDRAM */
163 #endif
164 #define CFG_OR4_PRELIM          0xfc000cc1
165
166 #define CFG_BR5_PRELIM          0xfc000801      /* 16M CS5 misc devices */
167 #if 1
168   #define CFG_OR5_PRELIM        0xff000ff7
169 #else
170   #define CFG_OR5_PRELIM        0xff0000f0
171 #endif
172
173 #define CFG_BR6_PRELIM          0xe0001801      /* 64M, 32-bit flash */
174 #define CFG_OR6_PRELIM          0xfc000ff7
175 #define CFG_LBC_LCRR            0x00030002      /* local bus freq       */
176 #define CFG_LBC_LBCR            0x00000000
177 #define CFG_LBC_LSRT            0x20000000
178 #define CFG_LBC_MRTPR           0x20000000
179 #define CFG_LBC_LSDMR_1         0x2861b723
180 #define CFG_LBC_LSDMR_2         0x0861b723
181 #define CFG_LBC_LSDMR_3         0x0861b723
182 #define CFG_LBC_LSDMR_4         0x1861b723
183 #define CFG_LBC_LSDMR_5         0x4061b723
184
185 /* just hijack the MOT BCSR def for SBC8560 misc devices */
186 #define CFG_BCSR                ((CFG_BR5_PRELIM & 0xff000000)|0x00400000)
187 /* the size of CS5 needs to be >= 16M for TLB and LAW setups */
188
189 #define CONFIG_L1_INIT_RAM
190 #define CFG_INIT_RAM_LOCK       1
191 #define CFG_INIT_RAM_ADDR       0x70000000      /* Initial RAM address  */
192 #define CFG_INIT_RAM_END        0x4000          /* End of used area in RAM */
193
194 #define CFG_GBL_DATA_SIZE       128             /* num bytes initial data */
195 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
196 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
197
198 #define CFG_MONITOR_LEN         (256 * 1024)    /* Reserve 256 kB for Mon */
199 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserved for malloc */
200
201 /* Serial Port */
202 #undef  CONFIG_CONS_ON_SCC                      /* define if console on SCC */
203 #undef  CONFIG_CONS_NONE                        /* define if console on something else */
204
205 #define CONFIG_CONS_INDEX     1
206 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
207 #define CFG_NS16550
208 #define CFG_NS16550_SERIAL
209 #define CFG_NS16550_REG_SIZE    1
210 #if 0
211 #define CFG_NS16550_CLK         1843200 /* get_bus_freq(0) */
212 #else
213 #define CFG_NS16550_CLK         264000000 /* get_bus_freq(0) */
214 #endif
215
216 #define CONFIG_BAUDRATE         9600
217
218 #define CFG_BAUDRATE_TABLE  \
219         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
220
221 #if 0
222 #define CFG_NS16550_COM1        ((CFG_BR5_PRELIM & 0xff000000)+0x00700000)
223 #define CFG_NS16550_COM2        ((CFG_BR5_PRELIM & 0xff000000)+0x00800000)
224 #else
225 /* SBC8540 uses internal COMM controller */
226 #define CFG_NS16550_COM1        ((CFG_CCSRBAR & 0xfff00000)+0x00004500)
227 #define CFG_NS16550_COM2        ((CFG_CCSRBAR & 0xfff00000)+0x00004600)
228 #endif
229
230 /* Use the HUSH parser */
231 #define CFG_HUSH_PARSER
232 #ifdef  CFG_HUSH_PARSER
233 #define CFG_PROMPT_HUSH_PS2 "> "
234 #endif
235
236 /*
237  * I2C
238  */
239 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
240 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
241 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
242 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
243 #define CFG_I2C_SLAVE           0x7F
244 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs */
245 #define CFG_I2C_OFFSET          0x3000
246
247 #define CFG_PCI_MEM_BASE        0xC0000000
248 #define CFG_PCI_MEM_PHYS        0xC0000000
249 #define CFG_PCI_MEM_SIZE        0x10000000
250
251 #if defined(CONFIG_TSEC_ENET)           /* TSEC Ethernet port */
252
253 #  define CONFIG_NET_MULTI      1
254 #  define CONFIG_MPC85xx_TSEC1
255 #  define CONFIG_MPC85xx_TSEC1_NAME     "TSEC0"
256 #  define CONFIG_MII            1       /* MII PHY management           */
257 #  define TSEC1_PHY_ADDR        25
258 #  define TSEC1_PHYIDX          0
259 /* Options are: TSEC0 */
260 #  define CONFIG_ETHPRIME               "TSEC0"
261
262
263 #elif defined(CONFIG_ETHER_ON_FCC)      /* CPM FCC Ethernet */
264
265   #undef  CONFIG_ETHER_NONE             /* define if ether on something else */
266   #define CONFIG_ETHER_ON_FCC2          /* cpm FCC ethernet support     */
267   #define CONFIG_ETHER_INDEX    2       /* which channel for ether  */
268
269   #if (CONFIG_ETHER_INDEX == 2)
270     /*
271      * - Rx-CLK is CLK13
272      * - Tx-CLK is CLK14
273      * - Select bus for bd/buffers
274      * - Full duplex
275      */
276     #define CFG_CMXFCR_MASK     (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
277     #define CFG_CMXFCR_VALUE    (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
278     #define CFG_CPMFCR_RAMTYPE  0
279     #define CFG_FCC_PSMR        (FCC_PSMR_FDE)
280
281   #elif (CONFIG_ETHER_INDEX == 3)
282     /* need more definitions here for FE3 */
283   #endif                                /* CONFIG_ETHER_INDEX */
284
285   #define CONFIG_MII                    /* MII PHY management */
286   #define CONFIG_BITBANGMII             /* bit-bang MII PHY management  */
287   /*
288    * GPIO pins used for bit-banged MII communications
289    */
290   #define MDIO_PORT     2               /* Port C */
291   #define MDIO_ACTIVE   (iop->pdir |=  0x00400000)
292   #define MDIO_TRISTATE (iop->pdir &= ~0x00400000)
293   #define MDIO_READ     ((iop->pdat &  0x00400000) != 0)
294
295   #define MDIO(bit)     if(bit) iop->pdat |=  0x00400000; \
296                         else    iop->pdat &= ~0x00400000
297
298   #define MDC(bit)      if(bit) iop->pdat |=  0x00200000; \
299                         else    iop->pdat &= ~0x00200000
300
301   #define MIIDELAY      udelay(1)
302
303 #endif
304
305 /*-----------------------------------------------------------------------
306  * FLASH and environment organization
307  */
308
309 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant              */
310 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver                */
311 #if 0
312 #define CFG_FLASH_USE_BUFFER_WRITE 1    /* use buffered writes (20x faster)     */
313 #define CFG_FLASH_PROTECTION            /* use hardware protection              */
314 #endif
315 #define CFG_MAX_FLASH_SECT      64      /* max number of sectors on one chip    */
316 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
317
318 #undef  CFG_FLASH_CHECKSUM
319 #define CFG_FLASH_ERASE_TOUT    200000          /* Timeout for Flash Erase (in ms)      */
320 #define CFG_FLASH_WRITE_TOUT    50000           /* Timeout for Flash Write (in ms)      */
321
322 #define CFG_MONITOR_BASE        TEXT_BASE       /* start of monitor     */
323
324 #if 0
325 /* XXX This doesn't work and I don't want to fix it */
326 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
327   #define CFG_RAMBOOT
328 #else
329   #undef  CFG_RAMBOOT
330 #endif
331 #endif
332
333 /* Environment */
334 #if !defined(CFG_RAMBOOT)
335   #if defined(CONFIG_RAM_AS_FLASH)
336     #define CONFIG_ENV_IS_NOWHERE
337     #define CFG_ENV_ADDR        (CFG_FLASH_BASE + 0x100000)
338     #define CFG_ENV_SIZE        0x2000
339   #else
340     #define CONFIG_ENV_IS_IN_FLASH      1
341     #define CFG_ENV_SECT_SIZE   0x20000 /* 128K(one sector) for env */
342     #define CFG_ENV_ADDR        (CFG_MONITOR_BASE - CFG_ENV_SECT_SIZE)
343     #define CFG_ENV_SIZE        0x2000 /* CFG_ENV_SECT_SIZE */
344   #endif
345 #else
346   #define CFG_NO_FLASH          1       /* Flash is not usable now      */
347   #define CONFIG_ENV_IS_NOWHERE 1       /* Store ENV in memory only     */
348   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x1000)
349   #define CFG_ENV_SIZE          0x2000
350 #endif
351
352 #define CONFIG_BOOTARGS "root=/dev/nfs rw nfsroot=192.168.0.251:/tftpboot ip=192.168.0.105:192.168.0.251::255.255.255.0:sbc8560:eth0:off console=ttyS0,9600"
353 /*#define CONFIG_BOOTARGS      "root=/dev/ram rw console=ttyS0,115200"*/
354 #define CONFIG_BOOTCOMMAND      "bootm 0xff800000 0xffa00000"
355 #define CONFIG_BOOTDELAY        5       /* -1 disable autoboot */
356
357 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
358 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
359
360
361 /*
362  * BOOTP options
363  */
364 #define CONFIG_BOOTP_BOOTFILESIZE
365 #define CONFIG_BOOTP_BOOTPATH
366 #define CONFIG_BOOTP_GATEWAY
367 #define CONFIG_BOOTP_HOSTNAME
368
369
370 /*
371  * Command line configuration.
372  */
373 #include <config_cmd_default.h>
374
375 #define CONFIG_CMD_PING
376 #define CONFIG_CMD_I2C
377
378 #if defined(CONFIG_PCI)
379     #define CONFIG_CMD_PCI
380 #endif
381
382 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
383     #define CONFIG_CMD_MII
384 #endif
385
386 #if defined(CFG_RAMBOOT)
387     #undef CONFIG_CMD_ENV
388     #undef CONFIG_CMD_LOADS
389 #endif
390
391
392 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
393
394 /*
395  * Miscellaneous configurable options
396  */
397 #define CFG_LONGHELP                    /* undef to save memory         */
398 #define CFG_PROMPT      "SBC8540=> " /* Monitor Command Prompt  */
399 #if defined(CONFIG_CMD_KGDB)
400   #define CFG_CBSIZE    1024            /* Console I/O Buffer Size      */
401 #else
402   #define CFG_CBSIZE    256             /* Console I/O Buffer Size      */
403 #endif
404 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
405 #define CFG_MAXARGS     16              /* max number of command args   */
406 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
407 #define CFG_LOAD_ADDR   0x1000000       /* default load address */
408 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
409
410 /*
411  * For booting Linux, the board info and command line data
412  * have to be in the first 8 MB of memory, since this is
413  * the maximum mapped by the Linux kernel during initialization.
414  */
415 #define CFG_BOOTMAPSZ           (8 << 20) /* Initial Memory map for Linux */
416
417 /*
418  * Internal Definitions
419  *
420  * Boot Flags
421  */
422 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
423 #define BOOTFLAG_WARM   0x02            /* Software reboot              */
424
425 #if defined(CONFIG_CMD_KGDB)
426   #define CONFIG_KGDB_BAUDRATE  230400  /* speed to run kgdb serial port */
427   #define CONFIG_KGDB_SER_INDEX 2       /* which serial port to use */
428 #endif
429
430 /*Note: change below for your network setting!!! */
431 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
432 #  define CONFIG_ETHADDR        00:vv:ww:xx:yy:8a
433 #  define CONFIG_HAS_ETH1
434 #  define CONFIG_ETH1ADDR       00:vv:ww:xx:yy:8b
435 #  define CONFIG_HAS_ETH2
436 #  define CONFIG_ETH2ADDR       00:vv:ww:xx:yy:8c
437 #endif
438
439 #define CONFIG_SERVERIP         YourServerIP
440 #define CONFIG_IPADDR           YourTargetIP
441 #define CONFIG_GATEWAYIP        YourGatewayIP
442 #define CONFIG_NETMASK          255.255.255.0
443 #define CONFIG_HOSTNAME         SBC8560
444 #define CONFIG_ROOTPATH         YourRootPath
445 #define CONFIG_BOOTFILE         YourImageName
446
447 #endif  /* __CONFIG_H */