Merge with /home/wd/git/u-boot/master
[platform/kernel/u-boot.git] / include / configs / Rattler.h
1 /*
2  * Copyright (C) 2004 Arabella Software Ltd.
3  * Yuli Barcohen <yuli@arabellasw.com>
4  *
5  * U-Boot configuration for Analogue&Micro Rattler boards.
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 #ifndef __CONFIG_H
27 #define __CONFIG_H
28
29 #ifdef CONFIG_MPC8248
30 #define CPU_ID_STR              "MPC8248"
31 #else
32 #define CONFIG_MPC8260
33 #define CPU_ID_STR              "MPC8250"
34 #endif /* CONFIG_MPC8248 */
35
36 #define CONFIG_CPM2             1       /* Has a CPM2 */
37
38 #define CONFIG_RATTLER                  /* Analogue&Micro Rattler board */
39
40 #undef DEBUG
41
42 /* Allow serial number (serial#) and MAC address (ethaddr) to be overwritten */
43 #define CONFIG_ENV_OVERWRITE
44
45 /*
46  * Select serial console configuration
47  *
48  * If either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
49  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
50  * for SCC).
51  */
52 #define CONFIG_CONS_ON_SMC              /* Console is on SMC         */
53 #undef  CONFIG_CONS_ON_SCC              /* It's not on SCC           */
54 #undef  CONFIG_CONS_NONE                /* It's not on external UART */
55 #define CONFIG_CONS_INDEX       1       /* SMC1 is used for console  */
56
57 /*
58  * Select ethernet configuration
59  *
60  * If either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected,
61  * then CONFIG_ETHER_INDEX must be set to the channel number (1-4 for
62  * SCC, 1-3 for FCC)
63  *
64  * If CONFIG_ETHER_NONE is defined, then either the ethernet routines
65  * must be defined elsewhere (as for the console), or CFG_CMD_NET must
66  * be removed from CONFIG_COMMANDS to remove support for networking.
67  */
68 #undef  CONFIG_ETHER_ON_SCC             /* Ethernet is not on SCC */
69 #define CONFIG_ETHER_ON_FCC             /* Ethernet is on FCC     */
70 #undef  CONFIG_ETHER_NONE               /* No external Ethernet   */
71
72 #ifdef CONFIG_ETHER_ON_FCC
73
74 #define CONFIG_ETHER_INDEX      1       /* FCC1 is used for Ethernet */
75
76 #if   (CONFIG_ETHER_INDEX == 1)
77
78 /* - Rx clock is CLK11
79  * - Tx clock is CLK10
80  * - BDs/buffers on 60x bus
81  * - Full duplex
82  */
83 #define CFG_CMXFCR_MASK (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | CMXFCR_TF1CS_MSK)
84 #define CFG_CMXFCR_VALUE        (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK10)
85 #define CFG_CPMFCR_RAMTYPE      0
86 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
87
88 #elif (CONFIG_ETHER_INDEX == 2)
89
90 /* - Rx clock is CLK15
91  * - Tx clock is CLK14
92  * - BDs/buffers on 60x bus
93  * - Full duplex
94  */
95 #define CFG_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
96 #define CFG_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK15 | CMXFCR_TF2CS_CLK14)
97 #define CFG_CPMFCR_RAMTYPE      0
98 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
99
100 #endif /* CONFIG_ETHER_INDEX */
101
102 #define CONFIG_MII                      /* MII PHY management        */
103 #define CONFIG_BITBANGMII               /* Bit-banged MDIO interface */
104 /*
105  * GPIO pins used for bit-banged MII communications
106  */
107 #define MDIO_PORT               2       /* Port C */
108 #define MDIO_ACTIVE             (iop->pdir |=  0x00400000)
109 #define MDIO_TRISTATE           (iop->pdir &= ~0x00400000)
110 #define MDIO_READ               ((iop->pdat &  0x00400000) != 0)
111
112 #define MDIO(bit)               if(bit) iop->pdat |=  0x00400000; \
113                                 else    iop->pdat &= ~0x00400000
114
115 #define MDC(bit)                if(bit) iop->pdat |=  0x00800000; \
116                                 else    iop->pdat &= ~0x00800000
117
118 #define MIIDELAY                udelay(1)
119
120 #endif /* CONFIG_ETHER_ON_FCC */
121
122 #ifndef CONFIG_8260_CLKIN
123 #define CONFIG_8260_CLKIN       100000000       /* in Hz */
124 #endif
125
126 #define CONFIG_BAUDRATE         38400
127
128 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL   \
129                                 | CFG_CMD_DHCP    \
130                                 | CFG_CMD_ECHO    \
131                                 | CFG_CMD_IMMAP   \
132                                 | CFG_CMD_JFFS2   \
133                                 | CFG_CMD_MII     \
134                                 | CFG_CMD_PING    \
135                                 )
136
137 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
138 #include <cmd_confdefs.h>
139
140 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
141 #define CONFIG_BOOTCOMMAND      "bootm FE040000"        /* autoboot command */
142 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2 rw mtdparts=phys:1M(ROM)ro,-(root)"
143
144 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
145 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
146 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
147 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
148 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
149 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
150 #endif
151
152 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
153 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
154
155 /*
156  * Miscellaneous configurable options
157  */
158 #define CFG_HUSH_PARSER
159 #define CFG_PROMPT_HUSH_PS2     "> "
160 #define CFG_LONGHELP                    /* undef to save memory     */
161 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
162 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
163 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
164 #else
165 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
166 #endif
167 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size  */
168 #define CFG_MAXARGS             16              /* max number of command args */
169 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size  */
170
171 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
172 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
173
174 #define CFG_LOAD_ADDR           0x100000        /* default load address */
175
176 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
177
178 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
179
180 #define CFG_FLASH_BASE          0xFE000000
181 #define CFG_FLASH_CFI
182 #define CFG_FLASH_CFI_DRIVER
183 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks       */
184 #define CFG_MAX_FLASH_SECT      256     /* max num of sects on one chip */
185
186 #define CFG_DIRECT_FLASH_TFTP
187
188 #if (CONFIG_COMMANDS & CFG_CMD_JFFS2)
189 #define CFG_JFFS2_FIRST_BANK    0
190 #define CFG_JFFS2_NUM_BANKS     CFG_MAX_FLASH_BANKS
191 #define CFG_JFFS2_FIRST_SECTOR  16
192 #define CFG_JFFS2_SORT_FRAGMENTS
193 #endif /* CFG_CMD_JFFS2 */
194
195 #define CFG_MONITOR_BASE        TEXT_BASE
196 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
197 #define CFG_RAMBOOT
198 #endif
199
200 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
201
202 #define CFG_ENV_IS_IN_FLASH
203
204 #ifdef CFG_ENV_IS_IN_FLASH
205 #define CFG_ENV_SECT_SIZE       0x10000
206 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE + CFG_MONITOR_LEN)
207 #endif /* CFG_ENV_IS_IN_FLASH */
208
209 #define CFG_DEFAULT_IMMR        0xFF010000
210
211 #define CFG_IMMR                0xF0000000
212
213 #define CFG_INIT_RAM_ADDR       CFG_IMMR
214 #define CFG_INIT_RAM_END        0x2000  /* End of used area in DPRAM    */
215 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
216 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
217 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
218
219 #define CFG_SDRAM_BASE          0x00000000
220 #define CFG_SDRAM_SIZE          32
221 #define CFG_SDRAM_BR            (CFG_SDRAM_BASE | 0x00000041)
222 #define CFG_SDRAM_OR            0xFE002EC0
223
224 #define CFG_BCSR                0xFC000000
225
226 /* Hard reset configuration word */
227 #define CFG_HRCW_MASTER         0x0A06875A /* Not used - provided by FPGA */
228 /* No slaves */
229 #define CFG_HRCW_SLAVE1         0
230 #define CFG_HRCW_SLAVE2         0
231 #define CFG_HRCW_SLAVE3         0
232 #define CFG_HRCW_SLAVE4         0
233 #define CFG_HRCW_SLAVE5         0
234 #define CFG_HRCW_SLAVE6         0
235 #define CFG_HRCW_SLAVE7         0
236
237 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
238 #define BOOTFLAG_WARM           0x02    /* Software reboot                  */
239
240 #define CFG_MALLOC_LEN          (4096 << 10)    /* Reserve 4 MB for malloc()    */
241 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
242
243 #define CFG_CACHELINE_SIZE      32      /* For MPC8260 CPUs */
244 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
245 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
246 #endif
247
248 #define CFG_HID0_INIT           0
249 #define CFG_HID0_FINAL          (HID0_ICE | HID0_IFEM | HID0_ABE)
250
251 #define CFG_HID2                0
252
253 #define CFG_SIUMCR              0x0E04C000
254 #define CFG_SYPCR               0xFFFFFFC3
255 #define CFG_BCR                 0x00000000
256 #define CFG_SCCR                SCCR_DFBRG01
257
258 #define CFG_RMR                 RMR_CSRE
259 #define CFG_TMCNTSC             (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
260 #define CFG_PISCR               (PISCR_PS|PISCR_PTF|PISCR_PTE)
261 #define CFG_RCCR                0
262
263 #define CFG_PSDMR               0x8249A452
264 #define CFG_PSRT                0x1F
265 #define CFG_MPTPR               0x2000
266
267 #define CFG_BR0_PRELIM          (CFG_FLASH_BASE | 0x00001001)
268 #define CFG_OR0_PRELIM          0xFF001ED6
269 #define CFG_BR7_PRELIM          (CFG_BCSR | 0x00000801)
270 #define CFG_OR7_PRELIM          0xFFFF87F6
271
272 #define CFG_RESET_ADDRESS       0xC0000000
273
274 #endif /* __CONFIG_H */