d7652fa9ba5c867321d267760348f16b7ff5df1c
[platform/kernel/u-boot.git] / include / configs / Rattler.h
1 /*
2  * Copyright (C) 2004 Arabella Software Ltd.
3  * Yuli Barcohen <yuli@arabellasw.com>
4  *
5  * U-Boot configuration for Analogue&Micro Rattler boards.
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 #ifndef __CONFIG_H
27 #define __CONFIG_H
28
29 #ifdef CONFIG_MPC8248
30 #define CPU_ID_STR              "MPC8248"
31 #else
32 #define CONFIG_MPC8260
33 #define CPU_ID_STR              "MPC8250"
34 #endif /* CONFIG_MPC8248 */
35
36 #define CONFIG_CPM2             1       /* Has a CPM2 */
37
38 #define CONFIG_RATTLER                  /* Analogue&Micro Rattler board */
39
40 #undef DEBUG
41
42 /* Allow serial number (serial#) and MAC address (ethaddr) to be overwritten */
43 #define CONFIG_ENV_OVERWRITE
44
45 /*
46  * Select serial console configuration
47  *
48  * If either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
49  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
50  * for SCC).
51  */
52 #define CONFIG_CONS_ON_SMC              /* Console is on SMC         */
53 #undef  CONFIG_CONS_ON_SCC              /* It's not on SCC           */
54 #undef  CONFIG_CONS_NONE                /* It's not on external UART */
55 #define CONFIG_CONS_INDEX       1       /* SMC1 is used for console  */
56
57 /*
58  * Select ethernet configuration
59  *
60  * If either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected,
61  * then CONFIG_ETHER_INDEX must be set to the channel number (1-4 for
62  * SCC, 1-3 for FCC)
63  *
64  * If CONFIG_ETHER_NONE is defined, then either the ethernet routines
65  * must be defined elsewhere (as for the console), or CONFIG_CMD_NET
66  * must be unset.
67  */
68 #undef  CONFIG_ETHER_ON_SCC             /* Ethernet is not on SCC */
69 #define CONFIG_ETHER_ON_FCC             /* Ethernet is on FCC     */
70 #undef  CONFIG_ETHER_NONE               /* No external Ethernet   */
71
72 #ifdef CONFIG_ETHER_ON_FCC
73
74 #define CONFIG_ETHER_INDEX      1       /* FCC1 is used for Ethernet */
75
76 #if   (CONFIG_ETHER_INDEX == 1)
77
78 /* - Rx clock is CLK11
79  * - Tx clock is CLK10
80  * - BDs/buffers on 60x bus
81  * - Full duplex
82  */
83 #define CFG_CMXFCR_MASK (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | CMXFCR_TF1CS_MSK)
84 #define CFG_CMXFCR_VALUE        (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK10)
85 #define CFG_CPMFCR_RAMTYPE      0
86 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
87
88 #elif (CONFIG_ETHER_INDEX == 2)
89
90 /* - Rx clock is CLK15
91  * - Tx clock is CLK14
92  * - BDs/buffers on 60x bus
93  * - Full duplex
94  */
95 #define CFG_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
96 #define CFG_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK15 | CMXFCR_TF2CS_CLK14)
97 #define CFG_CPMFCR_RAMTYPE      0
98 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
99
100 #endif /* CONFIG_ETHER_INDEX */
101
102 #define CONFIG_MII                      /* MII PHY management        */
103 #define CONFIG_BITBANGMII               /* Bit-banged MDIO interface */
104 /*
105  * GPIO pins used for bit-banged MII communications
106  */
107 #define MDIO_PORT               2       /* Port C */
108 #define MDIO_ACTIVE             (iop->pdir |=  0x00400000)
109 #define MDIO_TRISTATE           (iop->pdir &= ~0x00400000)
110 #define MDIO_READ               ((iop->pdat &  0x00400000) != 0)
111
112 #define MDIO(bit)               if(bit) iop->pdat |=  0x00400000; \
113                                 else    iop->pdat &= ~0x00400000
114
115 #define MDC(bit)                if(bit) iop->pdat |=  0x00800000; \
116                                 else    iop->pdat &= ~0x00800000
117
118 #define MIIDELAY                udelay(1)
119
120 #endif /* CONFIG_ETHER_ON_FCC */
121
122 #ifndef CONFIG_8260_CLKIN
123 #define CONFIG_8260_CLKIN       100000000       /* in Hz */
124 #endif
125
126 #define CONFIG_BAUDRATE         38400
127
128
129 /*
130  * BOOTP options
131  */
132 #define CONFIG_BOOTP_BOOTFILESIZE
133 #define CONFIG_BOOTP_BOOTPATH
134 #define CONFIG_BOOTP_GATEWAY
135 #define CONFIG_BOOTP_HOSTNAME
136
137
138 /*
139  * Command line configuration.
140  */
141 #include <config_cmd_default.h>
142
143 #define CONFIG_CMD_DHCP
144 #define CONFIG_CMD_IMMAP
145 #define CONFIG_CMD_JFFS2
146 #define CONFIG_CMD_MII
147 #define CONFIG_CMD_PING
148
149
150 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
151 #define CONFIG_BOOTCOMMAND      "bootm FE040000"        /* autoboot command */
152 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2 rw mtdparts=phys:1M(ROM)ro,-(root)"
153
154 #if defined(CONFIG_CMD_KGDB)
155 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
156 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
157 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
158 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
159 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
160 #endif
161
162 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
163 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
164
165 /*
166  * Miscellaneous configurable options
167  */
168 #define CFG_HUSH_PARSER
169 #define CFG_PROMPT_HUSH_PS2     "> "
170 #define CFG_LONGHELP                    /* undef to save memory     */
171 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
172 #if defined(CONFIG_CMD_KGDB)
173 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
174 #else
175 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
176 #endif
177 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size  */
178 #define CFG_MAXARGS             16              /* max number of command args */
179 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size  */
180
181 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
182 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
183
184 #define CFG_LOAD_ADDR           0x100000        /* default load address */
185
186 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
187
188 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
189
190 #define CFG_FLASH_BASE          0xFE000000
191 #define CFG_FLASH_CFI
192 #define CFG_FLASH_CFI_DRIVER
193 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks       */
194 #define CFG_MAX_FLASH_SECT      256     /* max num of sects on one chip */
195
196 #define CFG_DIRECT_FLASH_TFTP
197
198 #if defined(CONFIG_CMD_JFFS2)
199 #define CFG_JFFS2_NUM_BANKS     CFG_MAX_FLASH_BANKS
200 #define CFG_JFFS2_SORT_FRAGMENTS
201
202 /*
203  * JFFS2 partitions
204  *
205  */
206 /* No command line, one static partition */
207 #undef CONFIG_JFFS2_CMDLINE
208 #define CONFIG_JFFS2_DEV                "nor0"
209 #define CONFIG_JFFS2_PART_SIZE          0xFFFFFFFF
210 #define CONFIG_JFFS2_PART_OFFSET        0x00100000
211
212 /* mtdparts command line support */
213 /* Note: fake mtd_id used, no linux mtd map file */
214 /*
215 #define CONFIG_JFFS2_CMDLINE
216 #define MTDIDS_DEFAULT          "nor0=rattler-0"
217 #define MTDPARTS_DEFAULT        "mtdparts=rattler-0:-@1m(jffs2)"
218 */
219 #endif /* CONFIG_CMD_JFFS2 */
220
221 #define CFG_MONITOR_BASE        TEXT_BASE
222 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
223 #define CFG_RAMBOOT
224 #endif
225
226 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
227
228 #define CFG_ENV_IS_IN_FLASH
229
230 #ifdef CFG_ENV_IS_IN_FLASH
231 #define CFG_ENV_SECT_SIZE       0x10000
232 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE + CFG_MONITOR_LEN)
233 #endif /* CFG_ENV_IS_IN_FLASH */
234
235 #define CFG_DEFAULT_IMMR        0xFF010000
236
237 #define CFG_IMMR                0xF0000000
238
239 #define CFG_INIT_RAM_ADDR       CFG_IMMR
240 #define CFG_INIT_RAM_END        0x2000  /* End of used area in DPRAM    */
241 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
242 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
243 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
244
245 #define CFG_SDRAM_BASE          0x00000000
246 #define CFG_SDRAM_SIZE          32
247 #define CFG_SDRAM_BR            (CFG_SDRAM_BASE | 0x00000041)
248 #define CFG_SDRAM_OR            0xFE002EC0
249
250 #define CFG_BCSR                0xFC000000
251
252 /* Hard reset configuration word */
253 #define CFG_HRCW_MASTER         0x0A06875A /* Not used - provided by FPGA */
254 /* No slaves */
255 #define CFG_HRCW_SLAVE1         0
256 #define CFG_HRCW_SLAVE2         0
257 #define CFG_HRCW_SLAVE3         0
258 #define CFG_HRCW_SLAVE4         0
259 #define CFG_HRCW_SLAVE5         0
260 #define CFG_HRCW_SLAVE6         0
261 #define CFG_HRCW_SLAVE7         0
262
263 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
264 #define BOOTFLAG_WARM           0x02    /* Software reboot                  */
265
266 #define CFG_MALLOC_LEN          (4096 << 10)    /* Reserve 4 MB for malloc()    */
267 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
268
269 #define CFG_CACHELINE_SIZE      32      /* For MPC8260 CPUs */
270 #if defined(CONFIG_CMD_KGDB)
271 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
272 #endif
273
274 #define CFG_HID0_INIT           0
275 #define CFG_HID0_FINAL          (HID0_ICE | HID0_IFEM | HID0_ABE)
276
277 #define CFG_HID2                0
278
279 #define CFG_SIUMCR              0x0E04C000
280 #define CFG_SYPCR               0xFFFFFFC3
281 #define CFG_BCR                 0x00000000
282 #define CFG_SCCR                SCCR_DFBRG01
283
284 #define CFG_RMR                 RMR_CSRE
285 #define CFG_TMCNTSC             (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
286 #define CFG_PISCR               (PISCR_PS|PISCR_PTF|PISCR_PTE)
287 #define CFG_RCCR                0
288
289 #define CFG_PSDMR               0x8249A452
290 #define CFG_PSRT                0x1F
291 #define CFG_MPTPR               0x2000
292
293 #define CFG_BR0_PRELIM          (CFG_FLASH_BASE | 0x00001001)
294 #define CFG_OR0_PRELIM          0xFF001ED6
295 #define CFG_BR7_PRELIM          (CFG_BCSR | 0x00000801)
296 #define CFG_OR7_PRELIM          0xFFFF87F6
297
298 #define CFG_RESET_ADDRESS       0xC0000000
299
300 #endif /* __CONFIG_H */