include/configs: Use new CONFIG_CMD_* in various P* named board config files.
[kernel/u-boot.git] / include / configs / PN62.h
1 /*
2  * (C) Copyright 2002
3  * Wolfgang Grandegger, DENX Software Engineering, wg@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /* ------------------------------------------------------------------------- */
25
26 /*
27  * board/config.h - configuration options, board specific
28  */
29
30 #ifndef __CONFIG_H
31 #define __CONFIG_H
32
33 /*
34  * High Level Configuration Options
35  * (easy to change)
36  */
37
38 #define CONFIG_MPC824X          1
39 #define CONFIG_MPC8240          1
40 #define CONFIG_PN62             1
41
42 #define CONFIG_CONS_INDEX       1
43
44
45 /*
46  * Command line configuration.
47  */
48 #include <config_cmd_default.h>
49
50 #define CONFIG_CMD_PCI
51 #define CONFIG_CMD_BSP
52
53 #undef CONFIG_CMD_AUTOSCRIPT
54 #undef CONFIG_CMD_LOADS
55 #undef CONFIG_CMD_ENV
56 #undef CONFIG_CMD_FLASH
57 #undef CONFIG_CMD_IMLS
58
59
60 #define CONFIG_BAUDRATE         19200   /* console baudrate             */
61
62 #define CONFIG_BOOTDELAY        1       /* autoboot after n seconds     */
63
64 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
65
66 #define CONFIG_SERVERIP         10.0.0.201
67 #define CONFIG_IPADDR           10.0.0.200
68 #define CONFIG_ROOTPATH         /opt/eldk/ppc_82xx
69 #define CONFIG_NETMASK          255.255.255.0
70 #undef CONFIG_BOOTARGS
71 #if 0
72 /* Boot Linux with NFS root filesystem */
73 #define CONFIG_BOOTCOMMAND \
74                         "setenv verify y;" \
75                         "setenv bootargs console=ttyS0,19200 mem=31M quiet " \
76                         "root=/dev/nfs rw nfsroot=${serverip}:${rootpath} " \
77                         "ip=${ipaddr}:${serverip}::${netmask}:pn62:eth0:off;" \
78                         "loadp 100000; bootm"
79                         /* "tftpboot 100000 uImage; bootm" */
80 #else
81 /* Boot Linux with RAMdisk based filesystem (initrd, BusyBox) */
82 #define CONFIG_BOOTCOMMAND \
83                         "setenv verify n;" \
84                         "setenv bootargs console=ttyS0,19200 mem=31M quiet " \
85                         "root=/dev/ram rw " \
86                         "ip=${ipaddr}:${serverip}::${netmask}:pn62:eth0:off;" \
87                         "loadp 200000; bootm"
88 #endif
89
90 /*
91  * Miscellaneous configurable options
92  */
93 #define CFG_LONGHELP            1               /* undef to save memory         */
94 #define CFG_PROMPT              "=> "           /* Monitor Command Prompt       */
95 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
96 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size    */
97 #define CFG_MAXARGS             16              /* max number of command args   */
98 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
99 #define CFG_LOAD_ADDR           0x00100000      /* default load address         */
100 #define CFG_HZ                  1000            /* decrementer freq: 1 ms ticks */
101
102 #define CONFIG_PRAM             1024            /* reserve 1 MB protected RAM   */
103
104 #define CONFIG_MISC_INIT_R      1               /* call misc_init_r() on init   */
105
106 #define CONFIG_HAS_ETH1         1               /* add support for eth1addr     */
107
108 #define CONFIG_SHOW_BOOT_PROGRESS 1             /* Show boot progress on LEDs   */
109
110 /*
111  * PCI stuff
112  */
113 #define CONFIG_PCI                              /* include pci support          */
114 #define CONFIG_PCI_PNP                          /* we need Plug 'n Play         */
115 #if 0
116 #define CONFIG_PCI_SCAN_SHOW                    /* show PCI auto-scan at boot   */
117 #endif
118
119 /*
120  * Networking stuff
121  */
122 #define CONFIG_NET_MULTI                        /* Multi ethernet cards support */
123
124 #define CONFIG_PCNET                            /* there are 2 AMD PCnet 79C973 */
125 #define CONFIG_PCNET_79C973
126
127 #define _IO_BASE                0xfe000000      /* points to PCI I/O space      */
128
129
130 /*
131  * Start addresses for the final memory configuration
132  * (Set up by the startup code)
133  * Please note that CFG_SDRAM_BASE _must_ start at 0
134  */
135 #define CFG_SDRAM_BASE          0x00000000
136 #define CFG_MAX_RAM_SIZE        0x10000000
137
138 #define CFG_RESET_ADDRESS       0xfff00100
139
140 #undef  CFG_RAMBOOT
141 #define CFG_MONITOR_LEN         0x00030000
142 #define CFG_MONITOR_BASE        TEXT_BASE
143
144 /*#define CFG_GBL_DATA_SIZE    256*/
145 #define CFG_GBL_DATA_SIZE       128
146
147 #define CFG_INIT_RAM_ADDR       0x40000000
148 #define CFG_INIT_RAM_END        0x1000
149 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
150
151
152 #define CFG_NO_FLASH            1               /* There is no FLASH memory     */
153
154 #define CFG_ENV_IS_NOWHERE      1               /* Store ENV in memory only     */
155 #define CFG_ENV_OFFSET          0x00004000      /* Offset of Environment Sector */
156 #define CFG_ENV_SIZE            0x00002000      /* Total Size of Environment Sector */
157
158 #define CFG_MALLOC_LEN          (512 << 10)     /* Reserve 512 kB for malloc()  */
159
160 #define CFG_MEMTEST_START       0x00004000      /* memtest works on             */
161 #define CFG_MEMTEST_END         0x01f00000      /* 0 ... 32 MB in DRAM          */
162
163 /*
164  * Serial port configuration
165  */
166 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
167
168 #define CFG_NS16550
169 #define CFG_NS16550_SERIAL
170
171 #define CFG_NS16550_REG_SIZE    1
172
173 #define CFG_NS16550_CLK         1843200
174
175 #define CFG_NS16550_COM1        0xff800008
176 #define CFG_NS16550_COM2        0xff800000
177
178 /*
179  * Low Level Configuration Settings
180  * (address mappings, register initial values, etc.)
181  * You should know what you are doing if you make changes here.
182  */
183
184 #define CONFIG_SYS_CLK_FREQ  33333333   /* external frequency to pll */
185 #define CONFIG_PLL_PCI_TO_MEM_MULTIPLIER  3
186
187 #define CFG_EUMB_ADDR           0xFCE00000
188
189 /* MCCR1 */
190 #define CFG_ROMNAL              3       /* rom/flash next access time           */
191 #define CFG_ROMFAL              7       /* rom/flash access time                */
192
193 /* MCCR2 */
194 #define CFG_ASRISE              6       /* ASRISE in clocks                     */
195 #define CFG_ASFALL              12      /* ASFALL in clocks                     */
196 #define CFG_REFINT              5600    /* REFINT in clocks                     */
197
198 /* MCCR3 */
199 #define CFG_BSTOPRE             0x3cf   /* Burst To Precharge                   */
200 #define CFG_REFREC              2       /* Refresh to activate interval         */
201 #define CFG_RDLAT               3       /* data latency from read command       */
202
203 /* MCCR4 */
204 #define CFG_PRETOACT            1       /* Precharge to activate interval       */
205 #define CFG_ACTTOPRE            3       /* Activate to Precharge interval       */
206 #define CFG_ACTORW              2       /* Activate to R/W                      */
207 #define CFG_SDMODE_CAS_LAT      2       /* SDMODE CAS latency                   */
208 #define CFG_SDMODE_WRAP         0       /* SDMODE Wrap type                     */
209 #define CFG_SDMODE_BURSTLEN     2       /* SDMODE Burst length 2=4, 3=8         */
210 #define CFG_REGISTERD_TYPE_BUFFER   1
211
212 /* Memory bank settings:
213  *
214  * only bits 20-29 are actually used from these vales to set the
215  * start/qend address the upper two bits will be 0, and the lower 20
216  * bits will be set to 0x00000 for a start address, or 0xfffff for an
217  * end address
218  */
219 #define CFG_BANK0_START         0x00000000
220 #define CFG_BANK0_END           (CFG_MAX_RAM_SIZE - 1)
221 #define CFG_BANK0_ENABLE        1
222 #define CFG_BANK1_START         0x00000000
223 #define CFG_BANK1_END           0x00000000
224 #define CFG_BANK1_ENABLE        0
225 #define CFG_BANK2_START         0x00000000
226 #define CFG_BANK2_END           0x00000000
227 #define CFG_BANK2_ENABLE        0
228 #define CFG_BANK3_START         0x00000000
229 #define CFG_BANK3_END           0x00000000
230 #define CFG_BANK3_ENABLE        0
231 #define CFG_BANK4_START         0x00000000
232 #define CFG_BANK4_END           0x00000000
233 #define CFG_BANK4_ENABLE        0
234 #define CFG_BANK5_START         0x00000000
235 #define CFG_BANK5_END           0x00000000
236 #define CFG_BANK5_ENABLE        0
237 #define CFG_BANK6_START         0x00000000
238 #define CFG_BANK6_END           0x00000000
239 #define CFG_BANK6_ENABLE        0
240 #define CFG_BANK7_START         0x00000000
241 #define CFG_BANK7_END           0x00000000
242 #define CFG_BANK7_ENABLE        0
243
244 /*
245  * Memory bank enable bitmask, specifying which of the banks defined above
246  * are actually present. MSB is for bank #7, LSB is for bank #0.
247  */
248 #define CFG_BANK_ENABLE         0x01
249
250 #define CFG_ODCR                0xff    /* configures line driver impedances,   */
251                                         /* see 8240 book for bit definitions    */
252 #define CFG_PGMAX               0x32    /* how long the 8240 retains the        */
253                                         /* currently accessed page in memory    */
254                                         /* see 8240 book for details            */
255
256 /* SDRAM 0 - 256MB */
257 #define CFG_IBAT0L      (CFG_SDRAM_BASE | BATL_PP_10 | BATL_MEMCOHERENCE)
258 #define CFG_IBAT0U      (CFG_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
259
260 #define CFG_IBAT1L      (CFG_INIT_RAM_ADDR | BATL_PP_10 | BATL_MEMCOHERENCE)
261 #define CFG_IBAT1U      (CFG_INIT_RAM_ADDR | BATU_BL_128K | BATU_VS | BATU_VP)
262
263 /* PCI memory space */
264 #define CFG_IBAT2L      (0x80000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
265 #define CFG_IBAT2U      (0x80000000 | BATU_BL_256M | BATU_VS | BATU_VP)
266
267 /* Config addrs, etc */
268 #define CFG_IBAT3L      (0xF0000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
269 #define CFG_IBAT3U      (0xF0000000 | BATU_BL_256M | BATU_VS | BATU_VP)
270
271 #define CFG_DBAT0L      CFG_IBAT0L
272 #define CFG_DBAT0U      CFG_IBAT0U
273 #define CFG_DBAT1L      CFG_IBAT1L
274 #define CFG_DBAT1U      CFG_IBAT1U
275 #define CFG_DBAT2L      CFG_IBAT2L
276 #define CFG_DBAT2U      CFG_IBAT2U
277 #define CFG_DBAT3L      CFG_IBAT3L
278 #define CFG_DBAT3U      CFG_IBAT3U
279
280 /*
281  * For booting Linux, the board info and command line data
282  * have to be in the first 8 MB of memory, since this is
283  * the maximum mapped by the Linux kernel during initialization.
284  */
285 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
286
287 /*
288  * Cache Configuration
289  */
290 #define CFG_CACHELINE_SIZE      32      /* For MPC8240 CPU                      */
291 #if defined(CONFIG_CMD_KGDB)
292 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
293 #endif
294
295
296 /*
297  * Internal Definitions
298  *
299  * Boot Flags
300  */
301 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
302 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
303
304
305 #endif  /* __CONFIG_H */